2007 Fiscal Year Annual Research Report
省電力LSI用高誘電率ゲート絶縁膜の薄膜スケーリング手法の構築
| Project/Area Number |
18360152
|
|---|
| Research Institution | Kyushu University |
|---|
Principal Investigator |
中島 寛 Kyushu University, 産学連携センター, 教授 (70172301)
|
|---|
| Keywords | 高誘電率絶縁膜 / シリコン / 電子サイクロトロン共鳴プラズマ / 省電カLSI / Hf酸化膜 / メタルゲート / TaN / 仕事関数 |
|---|
| Research Abstract |
本研穽では、次世代MOSFETにおいて、低いSiO_2換算膜厚(EOT)を達成するために不可欠なMetal-Gate/High-k膜/Siゲートスタック構造の形成手法の構築を目指した。目標は、同一膜厚のSiO_2に比べて大幅な(6桁程度)リーク電流低減、Si酸化膜と同程度の界面特性の実現である。平成19年度に得られた成果は、以下の通りである。
(1) 熱酸化とそれに続く化学エッチングによりSiO_2(1.5nm)/Si構造を形威した。この構造の上へスパッタリング法を用いて2.5nmのHf堆積と酸素プラズマ照射によるHf表面酸化を、電子サイクロトロン共鳴プラズマにより同一真空中で行った。その後、熱処理によりHfO_xとSiO_2とを界面反応させてhigh-k膜を形成する手法を構築した。Hf表面酸化時間とPDA温度に着目して最適化を図り、EOT=1.15nm、同一膜厚のSiO_2膜に比べて4桁のリーク電流の低減を実現した。
(2)過渡接合容量(DLTS)法により、High-k膜/Si界面の界面準位D_<it>を評価した。その結果、デバイス動作特性に支障のない良好な特性(D_<it>=1×10^<11>cm^<-2>eV^<-1>)を持つことを明らかにした。また、断面TEM観察から界面が急峻であること、界面に欠陥は観測されないことを確認した。
(3)Meta-Gate電極の検討として、Au、Pt、HfN、TaN、Al、Hf金属に対しで加工手法を確立すると共に、SiO_2およびHfO_2上の実効仕事関数φ_<eff>を詳細に調べた。その結果、AuとPtは高いφ_<eff>値(約5.0eV)を、HfNとTaNは中位のφ_<eff>値(4.5eV)を、AIとHfは低いφ_<eff>値(約4.0eV)を持つことを明らかにした。これにより、n-およびp-チャネルMOSFETのしきい値電圧制御が可能となった。
|
