2006 Fiscal Year Annual Research Report
テラヘルツデバイスへ向けたストイキオメトリ制御高誘電率酸化物分子層堆積
| Project/Area Number |
18360309
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小山 裕 東北大学, 大学院工学研究科, 教授 (80169367)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
田邉 匡生 東北大学, 大学院工学研究科, 助手 (10333840)
|
|---|
| Keywords | 高誘電率ゲート酸化膜 / テラヘルツトランジスタ / 分子層堆積 / ノンストイキオメトリ / 点欠陥 / フォトキャパシタンス |
|---|
| Research Abstract |
(1)ストイキオメトリ制御による高誘電率酸化物の高品質薄膜・界面創成
既存超高真空堆積装置を本課題の酸化物堆積へ向け改造を行った。改造はチタンソースガス及び酸素ガスラインの増設である。チタンソースガスとしては、Ti(i-OC_3H_7)_4を採用した。改造後、シリコン基板結晶上への予備的な堆積実験を行い、300℃の低温でTiOx薄膜の堆積を確認することが出来た。
TiOx薄膜堆積に先立ち、当初計画通りTiO_2をソースとした酸素雰囲気中電子ビーム蒸着によるGaAs基板結晶上へのTiOx薄膜堆積実験と評価を進めた。その結果、ほぼ最適な堆積条件範囲を把握することが出来た。SIMSやXRD等を用いた構造評価とともに、評価用デバイスとしてMISダイオード構造を試作し、高周波CV測定結果から比誘電率100に達する結果が得られた。この比誘電率はバルク状TiO_2の130にほぼ匹敵する。しかし、フラットバンドシフト量から見積もられる界面欠陥準位密度はほぼ10^<12>cm^<-2>と高く、この点が改良すべき点であることも分かった。
(2)フォトキャパシタンス法による酸化物のノンストイキオメトリ欠陥解明
テラヘルツ帯トランジスタのチャネル部分に用いられるGaAs及び畑化合物半導体を用いて、電気的特性評価用MISダイオード構造を試作し、独自のフォトキャパシタンス法を適用して、TiOx薄膜中の欠陥評価を行なった。その結果、基板の種類に関係なく伝導帯の下1.16eVに主要なディープドナー欠陥準位が形成されることが分かった。堆積したTiOx薄膜の光学的バンドギャップがほぼEg=2.1eV程度であることも判明した。
(3)高誘電率酸化膜を適用したテラヘルツデバイスプロセス
本研究課題の高誘電率酸化膜を最終的に適用するS/D=10nmクラスの極短チャネル静電誘導トランジスタ構造の最適化を行なうため、電子線リソグラフィー工程を採用した、短チャネルnpn構造の試作を行ない、JV特性から障壁構造を確認した。
(1)と(2)の結果の一部は、化合物半導体国際会議等で発表した。
|
Research Products
(1 results)
