2007 Fiscal Year Annual Research Report
テラヘルツデバイスへ向けたストイキオメトリ制御高誘電率酸化物分子層堆積
Project/Area Number |
18360309
|
Research Institution | Tohoku University |
Principal Investigator |
小山 裕 Tohoku University, 大学院・工学研究科, 教授 (80169367)
|
Co-Investigator(Kenkyū-buntansha) |
田邉 匡生 東北大学, 大学院・工学研究科, 助教 (10333840)
|
Keywords | 高誘電率ゲート酸化膜 / テラヘルツトランジスタ / 分子層堆積 / ノンストイキオメトリ / 点欠陥 |
Research Abstract |
(1) ストイキオメトリ制御による高誘電率酸化物の高品質薄膜・界面創成 有機チタンソースガスを用いて、300℃の低温で種々の面方位を持つシリコン基板結晶上のTiOx薄膜堆積を行い、種々の手法で分析した結果、薄膜組成が均一であることが分かった。堆積されたTiOx薄膜は所望のアモルファス母層が主要であるが、微小な結晶相が存在することが分かった。X線反射率測定の結果から酸化膜と基板結晶の平坦性と密度の均一性を評価した。シリコン結晶上に堆積したTiOx薄膜を用いたMISダイオードの電気的測定(CV測定)から、その比誘電率は70と高い値を示した。しかし、やや大きなリーク電流が課題であることも分かり、その低減のため、詳細な電流・電圧特性の測定を行ない、リーク電流発生メカニズムに対する検討を行なった。更に高い誘電率が期待されるSrTiOxについて、当初予定通り、シリコン及びGaAs化合物半導体結晶上に堆積を行ない、構造・組成分析と、評価用MISダイオード構造の試作を行なった。 (2) フォトキャパシタンス法による酸化物のノンストイキオメトリ欠陥解明 昨年度に引き続き、GaAs及びInP化合物半導体に加え、シリコン上のTiOx薄膜中の欠陥準位の計測を継続した。 (3) 高誘電率酸化膜を適用したテラヘルツデバイスプロセス 本研究課題の高誘電率酸化膜を最終的に適用するS/D=10nmクラスの極短チャネル静電誘導トランジスタ構造の最適化を行なうため、電子線リソグラフィー工程を採用した、短チャネルnpn構造の試作を継続した。 (1)「(2)の結果の一部は、英文誌と日本金属学会で発表し、現在、投稿論文を準備中である。
|
Research Products
(2 results)