2006 Fiscal Year Annual Research Report
構造テストに高故障検出効率を保証するプロセッサの命令レベル自己テスト法
| Project/Area Number |
18500038
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
井上 美智子 奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (30273840)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大竹 哲史 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20314528)
米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助手 (20359871)
|
|---|
| Keywords | VLSI / テスト生成 / テスト容易化設計 / プロセッサ / 遅延故障 / 命令レベル自己テスト |
|---|
| Research Abstract |
機能テストと構造テストの特長を活かしたテスト手法である、プロセッサの命令レベル自己テスト法の研究を行う。本研究では、命令レベル自己テスト法のためのテストプログラム生成法、テスト容易化設計法を提案し、構造故障に対し高い故障検出効率を保証する。
平成18年度は、パイプラインプロセッサに対し、モジュール単体でのテスト生成と命令列探索を組み合わせて効率のよいテスト生成手法を提案した。パイプラインプロセッサの動作をパイプライン命令実行グラフで表現し、そのグラフからプロセッサを構成する各モジュールをテストする命令列を生成する手法を提案した。提案法では、パス遅延故障に対し、モジュール単体テストにおける100%の故障検出効率を達成した。さらに、故障マスクを回避するためのテスト容易化設計法を提案した。故障マスクとは、モジュール単体テストで検出できる故障が、プロセッサ全体に対する故障シミュレーションでは検出できない現象である。提案法では、テンプレートに基づく命令レベル自己テスト法で生成されたテストプログラムに対し、100%のテンプレートレベル故障検出効率を保証する。ベンチマークプロセッサに対する実験では、テスト容易化設計の面積オーバヘッド、時間オーバヘッドがともに小さいことを示した。
|
