2007 Fiscal Year Annual Research Report
構造テストに高故障検出効率を保証するプロセッサの命令レベル自己テスト法
| Project/Area Number |
18500038
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
井上 美智子 Nara Institute of Science and Technology, 情報科学研究科, 准教授 (30273840)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大竹 哲史 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20314528)
米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20359871)
|
|---|
| Keywords | プロセッサ自己テスト / 命令レベル自己テスト / テストプログラムテンプレート / テスト容易化設計 / 誤りマスク / 実動作速度テスト |
|---|
| Research Abstract |
平成19年度は故障検出効率を向上させるために、テスト容易化設計の研究を行った。自己テストプログラムを効率よく生成する手法として、テンプレートを用いた自己テストプログラム生成法が知られている。テンプレートを用いる自己テストプログラム生成法では、モジュール単体でのテスト生成では検出される故障が、合成されたテストプログラムでは検出されないという誤りマスクの問題がある。そこで、本研究ではテンプレートを用いて生成された自己テストプログラムのためのテスト容易化設計手法を提案した。提案法では、テンプレートレベル故障検出効率100%、すなわち、誤りマスクを完全に回避できることを特長とする。さらに、提案法は、テストプログラム生成に用いられるテンプレートに依存せず、すなわち任意のテンプレートを用いて生成されたテストプログラムでの誤りマスクを回避するという特長をもつ。そのため、提案法は、テストプログラム生成を行う前に適用可能であり、通常の回路設計のサイクルに容易に取り込むことが可能である。提案法では、回路の数か所に観測点を挿入するが、観測点の挿入位置の最適化を行うことにより、面積オーバヘッドを小さくすることに成功している。また、観測点の挿入は、対象回路の信号線にファンアウトを追加するのみなので、遅延オーバヘッドがない、または非常に小さいことを保証する。
|
Research Products
(1 results)
