2008 Fiscal Year Annual Research Report
構造テストに高故障検出効率を保証するプロセッサの命令レベル自己テスト法
| Project/Area Number |
18500038
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
井上 美智子 Nara Institute of Science and Technology, 情報科学研究科, 准教授 (30273840)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大竹 哲史 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20314528)
米田 友和 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20359871)
|
|---|
| Keywords | プロセッサ自己テスト / 命令レベル自己テスト / テストプログラムテンプレート / テスト容易化設計 / 誤りマスク / 実動作速度テスト |
|---|
| Research Abstract |
平成20年度は、システムオンチップに埋め込まれたプロセッサコアに対して、命令レベル自己テスト法を可能にするためのテスト容易化設計に関する研究を行った。
命令レベル自己テスト法では、テストプログラム実行時に、プロセッサの外部信号も同時に制御する必要がある。しかし、プロセッサの内部の動作速度と比較して、周辺回路の動作速度が遅いことが予想されるため、外部信号をプロセッサの動作速度に同期させて操作することは困難である。このような周波数の違いを考慮したテスト容易化設計、およびテストプログラムのスケジューリングに関する研究を行った。
|
