2008 Fiscal Year Annual Research Report
誤りからの自己回復機能を持つSoCベース・ディペンダブル・プロセッサの基礎的検討
| Project/Area Number |
18500041
|
|---|
| Research Institution | Tokyo Metropolitan University |
|---|
Principal Investigator |
福本 聡 Tokyo Metropolitan University, システムデザイン研究科, 准教授 (50247590)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岩崎 一彦 首都大学東京, システムデザイン研究科, 教授 (40232649)
新井 雅之 首都大学東京, システムデザイン研究科, 助教 (10336521)
|
|---|
| Keywords | 過渡故障 / ソフトエラー / 同時多重故障 / 時空間冗長プロセッサ / 性能評価尺度 / 信頼性評価尺度 / 確率モデル |
|---|
| Research Abstract |
本研究の目的は,誤りからの自己回復機能を持つディペンダブル・プロセッサを実現するための基礎的検討をおこなうことである.本年度は,あらたな過渡故障モデルに対する耐故障プロセッサの実現手法と,解析的な性能・信頼性評価手法について取り扱った.
過渡故障への対策として,前年度は回路のレジスタを二重化して交互に更新する方式の時空間冗長プロセッサを提案し,クロック信号に同時多重に発生する過渡故障に対して著しい信頼性向上が期待できることを示した.これに対して本年度は,クロック以外の組合せ回路部分の信号線に同時多重に発生する過渡故障を想定し,時空間冗長による順序回路の高信頼化手法を提案した.この手法では,定義されていない回復不可能な状態への遷移を回避するために,多相クロックを用いて状態間ハミング距離の管理を行った.提案手法を適用したプロセッサ回路を設計し,一般的な多重化冗長構成と比較して低い面積オーバヘッドとなることを確認した.また論理シミュレーションを行い,提案手法の適用によって順序回路の過渡故障に対する信頼性が向上することを確認した.
一方,解析的評価手法としては,種々の耐故障プロセッサの性能・信頼性を解析的に評価するための統一的なモデルとなり得る確率モデルについて考察した.システムサイクルの概念を導入することで,評価尺度である相対性能比の期待値と分散を簡単な形で導出できることを明らかにした.また,具体的な耐故障プロセッサに提案モデルを適用して解析例を示した.
|
