2007 Fiscal Year Annual Research Report
最適化問題の高速解法のためのリコンフィギャラブル専用エンジンに関する研究
| Project/Area Number |
18500042
|
|---|
| Research Institution | Hiroshima City University |
|---|
Principal Investigator |
若林 真一 Hiroshima City University, 情報科学研究部, 教授 (50210860)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
永山 忍 広島市立大学, 情報科学研究部, 助教 (10405491)
|
|---|
| Keywords | 2次割当問題 / タブー探索法 / FPGA / シストリックアルゴリズム / 並列アルゴリズム / パイプライン処理 |
|---|
| Research Abstract |
2次割当問題(Quadratic Assignment Problem、QAP)はNP困難な組合せ最適化問題の1つであり、数理計画法等の通常の手法では最適解を求めることが困難であることが知られている。本年度の研究では、昨年度開発した2次割当問題(QAP)に対するタブー探索法に基づくハードウェア解法を改良した。昨年度に提案したアルゴリズムにおいて、近傍解評価のアルゴリズムをシストリックアルゴリズムに変更することで、昨年度提案したアルゴリズムよりさらに短い実行時間でタブー探索法に基づく近似解を得ることを可能とした。提案アルゴリズムはプロセッシングユニットを1次元配列状に接続したシストリックアーキテクチャ上で動作し、各プロセッシングユニットは並列に動作することで、複数の近傍解を同時に評価する。また、各解に対する目的関数の評価をパイプライン処理で実行することで近傍解の評価時間を大幅に短縮している。近傍解計算に必要な入力配列データは、FPGA内のブロックメモリを用いて分散配置することでメモリアクセスを並列化している。また、FPGAのプログラム可能性を利用することで、問題サイズとFPGAチップの規模を考慮した最適なハードウェア構成が実現可能になった。問題サイズをnとするとき、提案アルゴリズムは昨年度開発のアルゴリズムと比較して、0(n)倍の速度向上を達成した。
提案手法をVerilog-HDLハードウェア記述言語を用いて設計し、FPGA上に実現して性能を実験的に評価し、提案手法の有効性を確かめた。本年度に得られた研究成果については、国内学会の研究会等で発表するとともに、関連する国際会議においても発表を行った。
|
