シリコンカーバイド静電誘導デバイスの限界性能の究明

2006 Fiscal Year Annual Research Report

• Project/Area Number: 18560274
• Research Category: Grant-in-Aid for Scientific Research (C)
• Research Institution: University of Yamanashi
• Principal Investigator: 矢野 浩司 山梨大学, 医学工学総合研究部, 助教授 (90252014)
• Co-Investigator(Kenkyū-buntansha): 八尾 勉 産業技術総合研究所, パワーエレクトロニクス研究センター, 招聘研究員 (10399503) ; 田中 保宣 産業技術総合研究所, パワーエレクトロニクス研究センター, 主任研究員 (20357453)
• Keywords: パワーデバイス / 炭化硅素 / 省エネルギー

Research Abstract

本研究は、埋め込みエピタキシャル技術によって作製した埋め込みゲート型炭化珪素静電誘導トランジスタ(SiC-BGSIT)において、パワーエレクトロニクス応用を見据えたその限界性能を究明することを目的としている。まずSiC-BGSITのチャネル部の不純物濃度、幅、深さといったチャネル部に関与する構造パラメータの最適設計範囲をコンピュータシミュレーションにより明らかにした。この最適設計方針を基礎として素子設計を行い、作製プロセス条件を厳密に決定することにより実デバイス製造を進ぬ耐圧1000V級の素子を歩留まり良く作製することに成功している。また高温動作に有利というSiCの材料のメリットを十分に引き出すための素子のパッケージングの方式について検討するために、数種類のパッケージシグ構造を想定した場合の素子の負荷短絡性能のシミュレーションを実施している。シミュレーションでは通常の半導体方程式群に熱伝導方程式を加えたelectrothermal simulationを実施し、パッケージの種類による素子内部の温度分布や放熱状況の差を検討した。その結果ハンダ等の熱伝導率の低い材料を用いたパッケージングは素子中で発生した熱の放熱が悪く、負荷短絡耐量を著しく減少させることが分かっている。これをふまえ今後は最善のパッケージング方式を見出し、試作素子をそれにマウントし、素子性能を評価する予定である。