2007 Fiscal Year Annual Research Report
90nmCMOS世代における低電圧アナログ回路技術の研究
| Project/Area Number |
18560346
|
|---|
| Research Institution | Chuo University |
|---|
Principal Investigator |
杉本 泰博 Chuo University, 理工学部, 教授 (00245987)
|
|---|
| Keywords | 電流モード回路 / 低消費電力 / A / D変換器 / CMOS LSI / 90n世代 |
|---|
| Research Abstract |
平成19年度は、平成18年度に試作したプロトタイプのチップの特性に対し、
1.サンプリング周波数が低かった原因として、クロック駆動回路を終端していないこと。
2.精度が8ビット止まりであったのは一つに、サブDACの動作タイミングが不適切で、電流ミラー回路を構成するトランジスタのゲート電圧が不自然に動いていたこと。
3.回路修正案を作成し回路シミュレーションを行って、線形性が改善されることを確認したこと。
4.再度の試作予定で回路設計およびレイアウトの検討を始めていること。
のようにして諸原因を明らかにし、それらの原因に対してどのように修正を行うかを検討した。第1項に関してプロセスは違うが別チップでの試作品を用いて回路の検証をした結果は、100MHzのクロックで動作しIEEE TCAS-Iの論文となった。
第2項および第3項に関してであるが、不具合はシミュレーションで確認出来た。修正の回路設計を行い線形特性が向上する事がわかったので、歪みは小さくなる。この点では8ビット精度を超えるものが実現出来よう。次回にICを試作する時には変更したい。ただ、8ビット精度を決定したもう一つの要因であるノイズに関してであるが、今回試作した12ビットのICでは12段目のノイズが上位に伝搬されて上がってきていた。パイプライン構造と各段にて増幅が行われるというアーキテクチャに起因するものであるから、この点は更に検討が必要である。IEEE TCAS-Iの論分のICは10ビット精度を実現しているので、10ビットレベルは実現可能といえる。
なお上述のプロトタイプ品はCICCという国際学会にて発表出来、特性がやや未達と感じてはいるが、少なくとも提案した回路形式が有効であることを国際社会に認めてもらった、という点で意義があったもの思っている。
|
