2006 Fiscal Year Annual Research Report
自律適応制御を指向したプログラマブルロジックインメモリVLSI
| Project/Area Number |
18656101
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
亀山 充隆 東北大学, 大学院情報科学研究科, 教授 (70124568)
|
|---|
| Keywords | リコンフィギャラブルVLSI / リアルタイムハイレベルシンセシス / チップ内パケット転送 / 強誘電体ロジック / ロジックインメモリVLSI |
|---|
| Research Abstract |
サブ100nmのトランジスタデバイスを用いたVLSIでは,プロセスゆらぎや配線問題などに起因する,回路パラメータのばらつきや電源電圧変動が深刻な問題となっている.また,上位階層においては条件分岐や負荷変動などのリアルタイムで変動する要因に対し,的確に対応したリアルタイム最適化も望まれている.本研究では,このような変動に適応的に対応するための最適化を自律的に行うプログラマブルな性質を備えた革新的VLSIアーキテクチャを考察している.プログラマブルな制御情報を記憶し,特に,チップ面積制約下で処理時間が最小となる最適化をリアルタイムで行う,リコンフィギャラブルVLSIを提案した.上位階層変動要因の1つである条件分岐がある場合でも,過去の実行履歴を考慮した最適化に基づく演算処理が適応的に行える.
また,世界初のチップ内転送プロトコルを用いたVLSIプロセッサアーキテクチャに関する研究を行った.チップ内での演算器間の細粒度パケット転送方式では,演算器間で頻繁にパケット転送が行われるため、ヘッダ情報は必要最小限にするとともに、ルータ構成も可能な限りシンプルにする。また、パケット間に衝突がないように、予めオフラインでスケジューリング・アロケーションを施しておく。このため、パケット転送ではルーティングのタイミングコントロールが不要となり、チップ内での複雑なルーティング処理とそのためのルータ回路に加え、制御メモリの大幅に減少することを明らかにした。
さらに,自律適応制御のためのプログラマブルロジックインメモリVLSIの回路構成最適制御のための膨大なプログラム情報を記憶するストレージ回路が十分小型であり,また不揮発性を有していることが重要となる.本研究者らが既に考案している,フローティングゲートMOSを用いたロジックインメモリVLSIや強誘電体デバイスを用いたロジックインメモリ回路によるリコンフィギャラブルVLSI構成を検討し基本回路の設計を行った.
|
