• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2007 Fiscal Year Annual Research Report

自律適応制御を指向したプログラマブルロジックインメモリVLSI

Research Project

Project/Area Number 18656101
Research InstitutionTohoku University

Principal Investigator

亀山 充隆  Tohoku University, 大学院・情報科学研究科, 教授 (70124568)

Keywordsリアルタイム最適化 / ロジックインメモリVLSI / リコンフィギャラブルVLSI / 強誘電体不揮発ロジック / チップ内パケット転送 / 多値ソースカップルドロジック
Research Abstract

フログフマブルな制御情報を記憶し,ハードウェアリソースの制約トで処理時間の最小化をリアルタイムで実行する,リコンフィギャラブルVLSIアーキテクチャについて考察した.特に,プログラマブルな制御情報を記憶し,制御対象である論理演算回路と一体化した構成法であるロジックインメモリやチップ内パケット転送,細粒度多値リコンフィギャラブルVLSIアーキテクチャなどの新しいパラダイムのリコンフィギャラブルVLSIを開発することができた.
(1)リアルタイム最適化
チップ内の電源電圧変動,回路パラメータのばらつき,条件分岐や性能仕様の変化に起因変動に対して,「ハードウェア量制約下で処理時間最小化」のリアルタイム最適化のための高速アルゴリズムを考案した.
(2)プログラマブルロジックインメモリVLSIの回路構成
最適制御のための膨大なプログラム情報を記憶するストレージ回路が十分小型であり,また不揮発性を有していることが重要となる.フローティングゲートMOSを用いたロジックインメモリVLSIや強誘電体デバイスを用いたロジックインメモリ回路による構成を検討し基本回路の設計・評価を行った
(3)チップ内パケット転送方式
制御記憶の容量を減少させると共に,制御情報を効率よくリアルタイムで転送するためのパケット転送方式の評価を行った.
(4)多値リコンフィギャラブルVLSI
シリーズゲーティング差動対回路を用いることにより,複雑性を大幅に軽減した演算セル,制御信号に必要な回路を削減できるデータ・制御信号の重畳手法など,多値VLSIコンピューティングの利点をフルに活用した細粒度ビットシリアルリコンフィギャラブルVLSIの設計・試作を行った.特に.データと制御信号を同一の配線上に重畳する手法を考案した.これにより,制御信号用の配線とスイッチを削減できるほか,制御ビットとデータビット間のスキューの解消にも有用となる可能性がある.

  • Research Products

    (8 results)

All 2007

All Journal Article (8 results) (of which Peer Reviewed: 4 results)

  • [Journal Article] Low-Power Multiple-Valued Reconfigurable VLSI Using Series-Gating Differential-Pair Circuits2007

    • Author(s)
      Nobuaki Okada, and Michitaka Kameyama
    • Journal Title

      Journal of Multiple-Valued Logic and Soft Computing Vol.13, No.4-6

      Pages: 619-631

    • Peer Reviewed
  • [Journal Article] Universal VLSI Based on a Redundant Multiple-Valued Sequential Logic Operation2007

    • Author(s)
      Tasuku ITO and Michitaka KAMEYAMA
    • Journal Title

      Journal of Multiple-Valued Logic and Soft Computing Vol.13

      Pages: 553-567

    • Peer Reviewed
  • [Journal Article] Low-Power Multiple-Valued Reconfigurable VLSI Using Series-Gating Differential-Pair Circuits2007

    • Author(s)
      Nobuaki Okada, and Michitaka Kameyama
    • Journal Title

      IEEE International Symposium on Multiple-Valued Logic (CDROM)

    • Peer Reviewed
  • [Journal Article] Universal VLSI Based on a Redundant Multiple-Valued Sequential Logic Operation2007

    • Author(s)
      Tasuku ITO and Michitaka KAMEYAMA
    • Journal Title

      IEEE International Symposium on Multiple-Valued Logic (CD-ROM)

    • Peer Reviewed
  • [Journal Article] 演算器レベル・パケット転送方式に基づく高並列VLSIプロセッサの構成2007

    • Author(s)
      藤岡与周, 苫米地宣裕, 亀山充隆
    • Journal Title

      電子情報通信学会技術報告 ICD2007-34

      Pages: 103-108

  • [Journal Article] 差動対回路を用いた全加算器ベース演算セルを構成要素とする多値リコンフィギャラブルVLSI2007

    • Author(s)
      岡田信彬, 亀山充隆
    • Journal Title

      多値技報 Vol.MVL-08, No.1

      Pages: 10-15

  • [Journal Article] クリティカルパス連鎖演算ノードのグループ化に基づくレジスタ転送レベル実時間最適化2007

    • Author(s)
      工藤隆男, 亀山充隆
    • Journal Title

      電気関係学会東北支部連合大会 2E16

      Pages: 190

  • [Journal Article] セミオートノマスパケットルーティングに基づく高並列VLSIプロセッサの構成2007

    • Author(s)
      藤岡与周, 苫米地宣裕, 亀山充隆
    • Journal Title

      電気関係学会東北支部連合大会 2E17

      Pages: 191

URL: 

Published: 2010-02-04   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi