2006 Fiscal Year Annual Research Report
| Project/Area Number |
18700037
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
本間 尚文 東北大学, 大学院・情報科学研究科, 助手 (00343062)
|
|---|
| Keywords | 計算機システム / システムオンチップ / VLSI設計技術 / 算術アルゴリズム / 形式的設計 |
|---|
| Research Abstract |
平成18年度は以下の2項目について研究を行った.
(A)算術アルゴリズム記述言語ARITHの実用バージョンの言語仕様を確定した.本申請者らが開発したARITHのプロトタイプ処理系では,アルゴリズムの機能表明が算術式表現のみに限定されており,応用範囲が制限されていた.そこで,機能表明に算術演算と論理演算の混在表現を含めるようにARITHの言語仕様を拡張した.これまでのARITHのデータ形式を用いて論理演算と算術演算を統一的に記述・検証するため,ブール代数特有のべき等律を用いて論理演算を算術演算として取り扱う枠組みを実現した.
(B)ARITHとその言語処理系に基づくディジタル信号処理向けデータパスモジュールジェネレータを開発した.具体的には,各種の数系(非2進数系を含む)を用いた高速加算器,加算器ネットワーク,乗算器,積和演算器,定係数乗算器およびそれらの複合データパスの自動生成をターゲットとした.まず,現在公開中の乗算器モジュールジェネレータを拡張し,高速加算器,加算器ネットワークおよび積和演算器の生成機能を開発した.その上で,CSD (Canonical Signed Digit)表現に基づく定係数乗算器の自動生成機能を新たに追加した.従来の設計フローとの連携を考慮し,ユーザーが入出力データの語長・符号化方法ならびに各部分のハードウェアアルゴリズムを仕様として指定すると,その回路構造に対応するHDLコードを出力するシステムを構築した.開発したジェネレータはWeb上で広く公開した.
|
Research Products
(7 results)
