2006 Fiscal Year Annual Research Report
アナログLSIの進化的合成システムの開発に関する研究
| Project/Area Number |
18700044
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
夏井 雅典 豊橋技術科学大学, 工学部, 助教 (10402661)
|
|---|
| Keywords | 進化的計算 / 回路合成 / アナログ回路合成 / 計算機システム / ソフトコンピューティング |
|---|
| Research Abstract |
本研究者は,進化的グラフ生成手法(Evolutionary Graph Generation : EGG)と呼ぶ最適化手法の提案および本手法に基づく創発的回路設計技術について検討を進めてきた.本研究では,EGGに基づくアナログ回路設計支援システムの構築を目的とした基礎実験を通し,EGGの有効性の検討を行った.
進化的グラフ生成手法に基づくアナログ回路自動合成システムを構築し,合成実験を行った.本研究者は,現在までに,本システムのプロトタイプの構築および並列処理系への拡張,およびLinux PCによる大規模並列進化実験向けPCクラスタへの実装を完了するとともに,本システムに基づく小規模アナログ回路の創発生成を既に実現している.本研究では,各種の進化パラメータおよびハードウェアパラメータのチューニングを行い,アナログ回路合成問題における本システムの有効性と問題点を検証するとともに,システムの動作解析を通し,回路の抽象化や進化過程における評価の設定方法論について考察を行った.
マスター・スレーブ構成によるPCクラスタを用い,システムチューニングのための基礎実験を行った.複数の応用例における進化的計算手法を用いたパラメータ最適化実験を通し,アナログ回路におけるパラメータ最適化アルゴリズム導入のための実装方法,探索されたパラメータの評価方法などについて検討を行った.
|
