2008 Fiscal Year Annual Research Report
マルチクロックドメイン・システムオンチップのテスト容易化設計に関する研究
| Project/Area Number |
18700046
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
米田 友和 Nara Institute of Science and Technology, 情報科学研究科, 助教 (20359871)
|
|---|
| Keywords | テスト容易化設計 / テストスケジューリング / システムオンチップ / ネットワークオンチップ / マルチクロックドメイン |
|---|
| Research Abstract |
平成20年度は、マルチクロックドメインSoCにおけるコア間のデータ転送の一つの実現方法であるネットワークオンチップ(以下、NoC)をベースとしたSoCを対象とし研究を行った。NoCのデータ転送帯域幅をテスト時にも効率よく利用可能なコアラッパー設計法、およびコアラッパーの面積オーバーヘッドとSoCのテスト時間を目的関数としたシステム全体のテスト最適化(テストスケジューリング)手法を提案し、2008年7月にIEICE Transactions on Infomation and Systemsに掲載された。
さらに、平成18年度に提案したマルチクロックドメインコアに対するラッパー設計法の拡張も行った。これにより、消費電力制約下でさらなるテスト実行時間の削減を可能とした。この成果は、2008年11月にVLSIテストに関するワークショップである「IEEE WRTLT'08」にて研究成果発表を行った。
また、マルチクロックドメインSoC設計の課題の一つである熱設計についても研究を行った。テスト時は通常動作時よりも消費電力が高く、発熱量が大きい。そこで、テスト時の最高温度を制約とし、テスト時間の最小化を目的としたテストスケジューリング法を提案した。本成果は、2008年10月にIEICE Transactions on Information and Systems、2009年1月に設計自動化に関する国際会議ASP-DAC'09にて成果発表を行った。
|
