2006 Fiscal Year Annual Research Report
チップ内ネットワークにおける超高信頼技術に関する研究
| Project/Area Number |
18800081
|
|---|
| Research Institution | National Institute of Informatics |
|---|
Principal Investigator |
鯉渕 道紘 国立情報学研究所, アーキテクチャ化学研究系, 助手 (40413926)
|
|---|
| Keywords | チップ内ネットワーク / 高信頼技術 / ルータアーキテクチャ / 相互結合網 / デッドロック回避 / 耐故障技術 / 計算機アーキテクチャ / マイクロシステム |
|---|
| Research Abstract |
近年,マイクロシステムにおいて多数のモジュールをチップ内に実装可能となったため,チップ内ネットワークの規模が大きくなり,その結果故障の確率が飛躍的に高まってきている.タイルなどのモジュールが故障した場合は,そこを隔離することでシステムは稼働できるが,ネットワーク内のルータやリンク故障により通信機能が失われた場合,システム全体が停止に追いやられることになる.そこで,本研究では,チップ内ネットワークにおける故障隔離,動的再構成手法に関する超高信頼技術を提案する.最近のマイクロシステムは,モジュール単位に区切った設計を取る.そこで,本研究ではこれらの高信頼技術を回路レベルではなく,アーキテクチャレベルで開発し,退避経路を用いたアイディアで細粒度のルータ内の論理ブロック故障から,粗粒度のネットワーク内の複数箇所の故障まで回復する機能を提供する.本提案技術は、1)故障箇所数が増えた場合においてもスループットの低下が小さく,かつ2)多くの故障から回復することができる利点を持つ.
また,本提案技術は,タイルなどで採用されいてる耐故障技術と整合が取れているため,既存のプロセッサで実用化されているbuilt-in self test(BIST)やbuilt-in repair(BISR)と同様の枠組みで実現することができる.
本研究はマイクロシステムチップのライフタイムを伸ばし,かつ,製造時の初期不良率を改良させることできる点で,今後の高度に複雑化するマイクロシステム構築をより効率良く行うために必要不可欠である.
|
