2007 Fiscal Year Annual Research Report
チップ内ネットワークにおける超高信頼技術に関する研究
| Project/Area Number |
18800081
|
|---|
| Research Institution | National Institute of Informatics |
|---|
Principal Investigator |
鯉渕 道紘 National Institute of Informatics, アーキテクチャ科学研究系, 助教 (40413926)
|
|---|
| Keywords | チップ内ネットワーク / 高信頼技術 / ルータアーキテクチャ / 相互結合網 / デッドロック回避 / 耐故障技術 / 計算機アーキテクチャ / マイクロシステム |
|---|
| Research Abstract |
耐故障性は最近の複雑なチップマルチプロセッサにおけるチップ内ネットワークの設計において極めて重要な課題となっている.本研究では,まず,(1)故障したルータに連結している健全なプロセッシングエレメント(PE)のネットワークへの連結性の提供,かつ,(2)ネットワーク全体の連結性を保持するために,"default backup path (DBP)"機構を提案,評価を行った.DBP機構では各ルータにおいて,故障クロスバなどの故障内部モジュールを迂回するためにローカルチャネルと隣接ルータ間のチャネルを接続するデータパスを追加する.そして,各ルータの追加データパスがネットワーク内において単方向リングトポロジとなるように配置し,ルータ内部モジュールの故障が生じた場合にもネットワークの連結性を保証する.
評価結果より,DBP機構は,2次元メッシュにおけるワームホールネットワークに比べ,高々11.3%の付加ハードウェア量で達成できることが分かった.また,DBP機構は故障箇所数の増加によるネットワークスループットの低下,非最短経路によるパケット転送エネルギーの増加を緩やかに抑えることができた.
本研究では,さらに,ClearSpeed社CSX600の実チップ内ネットワークのデータ転送機構についての性能評価,2次元メッシュトポロジにおいて一部のリンクを用いずとも性能の劣化を抑えつつパケットを目的地まで配送するネットワーク機構についても提案を行った.これらの成果は国内外で積極的に発表をおこない,高い評価を得ることができた
|
