高品位成膜技術による酸化物半導体メモリデバイスの創成とその高性能化

2006 Fiscal Year Annual Research Report

• Project/Area Number: 18860054
• Research Institution: Nara Institute of Science and Technology
• Principal Investigator: 内山 潔 奈良先端科学技術大学院大学, 物質創成科学研究科, 助教授 (80403327)
• Keywords: 酸化物半導体 / ゾルゲル法 / 強誘電体メモリ / チタン酸ストロンチウム / STO / PLZT

Research Abstract

酸化物薄膜を用いたメモリデバイス作製を目的として18年度では酸化物薄膜の高品位化開発を行った。成膜方法にはランタンドープチタン酸・ジルコン酸鉛(PLZT)の高品位成膜で実績のあるゾルゲル法を用いた。またメモリデバイスに用いる酸化物導体としてはPLZTチタン酸ストロンチウム(SrTiO3、以下STOと記す)を選択し、そのサファイア基板上への高品位成膜条件を検討した。
その結果、PLZTの場合とはなり、700℃程度の結晶化温度ではSTOの結晶化が不十分で、結晶性も低いものとなった。そのため高温対応の焼結炉を用いて1400℃までの結晶化温度の検証を行った。その結果、1100℃以上の温度において結晶化が大きく進行し、1300℃以上において良好な結晶化が確認された。
こ結晶化を促進するため、サファイアR面上へのSTOのスパッタ作製でシード層として実績のある(CeO2薄をシード層に用いた。しかしながらゾルゲル法による3TO成膜の場合にはシード層による結晶化促進の効果は確認できなかった。現在、PbTiO3など他の酸化物による結晶化促進手法について検討を行っている段階である。
一方、STO薄膜の半導体化については、LaならびにNbのドーピングについて検討を行った。現在1300ド以上の焼成条件で良好な結晶化が進行していることを確認しており、これを用いた半導体デバイスの試作検討を進めている段階である。
以上のように、18年度においては主にSTO結晶化条件の探索を中心に研究を進めてきた。その結果良好な結晶性を持つ酸化物薄膜の形成に成功した。19年度では本高品位成膜手法をさらに推進するとともに、実際に酸化物半導体を用いた能動素子を作製し、メモリテバイス動作の検証を行う予定である。