2020 Fiscal Year Annual Research Report
３次元Power supply on chip用プラットフォームの構築
| Project/Area Number |
18H01430
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
松本 聡 九州工業大学, 大学院工学研究院, 教授 (10577282)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
長谷川 雅考 国立研究開発法人産業技術総合研究所, 材料・化学領域, 上級主任研究員 (20357776)
新海 聡子 九州工業大学, 大学院情報工学研究院, 准教授 (90374785)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | 集積化電源 / ３次元パワーSoC / h-BN / マルチレイヤーグラフェン |
|---|
| Outline of Annual Research Achievements |
h-BNをパワーSoC(Supply on Chip)に導入することを目的として、熱流体シミュレーションによりh-BNの排熱効果を評価するとともに、排熱に適した構造を検討した。半導体層は２層構造とし、層間の絶縁膜とSOI(Silicon on Insultor)の絶縁膜をSiO2を用いた場合と比較し、h-BNの導入により約70℃低温化できること、さらにTSV(Through Silicon Via)の導入により8℃低温化できることを明らかにした。また排熱層を下層とした場合の方が排熱に適していることがわかった。さらにデバイスシミュテーションにより耐圧を計算した結果、SiO2と同程度の耐圧が得られることを明らかにした。
多層グラフェンの排熱効果について熱流体シミュレーションにより検討した。多層グラフェンの導入により、18℃低温化でき、マルチレイヤーグラフェンとTSVの組み合わせで42℃低温化できることを明らかにした。またマルチレイヤーグラフェンの膜厚は２μm以上あれば排熱効果が得られることがわかった。またマルチレイヤーグラフェン の導入により、100-180dBノイズを抑制できることをシミュレーションにより明らかにした。
3次元パワーSoCに適した構造を検討した結果、スイッチング周波数40 MHz以下ではウエハー直接接合とバンプによる接合の効率がほぼ同等であることを明らかにした。それ以上のスイッチング周波数ではウエハー直接接合の方が高効率であることをシミュレーションにより明らかにした。
|
| Research Progress Status |
令和2年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和2年度が最終年度であるため、記入しない。
|
