原子薄膜半導体による超低消費電力トンネルトランジスタの開発

2018 Fiscal Year Annual Research Report

• Project/Area Number: 18H01482
• Research Institution: National Institute for Materials Science
• Principal Investigator: 中払 周 国立研究開発法人物質・材料研究機構, 国際ナノアーキテクトニクス研究拠点, 主幹研究員 (90717240)
• Project Period (FY): 2018-04-01 – 2022-03-31
• Keywords: ２次元物質 / 遷移金属ダイカルコゲナイド / 半導体 / トンネルトランジスタ

Outline of Annual Research Achievements

本研究課題では、集積回路に用いる個々のトランジスタの動作電圧を低下させることにより、情報処理における総消費電力を抑制させることを目的とした新しいトンネルトランジスタ技術を開発するが、とりわけ、シリコン等の半導体によるトンネルトランジスタで以前から問題となっていたトンネル効率の悪さを、２次元物質の半導体を用いることでトンネル長を原子レベルまで短くして緩和させる。このために２次元物質である遷移金属ダイカルコゲナイド（TMDC）の半導体材料を応用するが、この物質系では電荷の極性制御、すなわち電荷を運ぶキャリアが電子か正孔かの制御の難しさが問題である。特に金属の電極と半導体のチャネルとの間のショットキー接合を通じた正孔の注入に最大の課題があった。そこで、申請者がこれまでに独自に開発してきた技術をこの課題に適用することで電子と正孔の両方を注入可能にし、それによってこれまでのTMDC半導体で困難であったトンネルトランジスタの駆動電流を増大させる。当該年度はトンネルトランジスタの基本的構造であるｎ型領域とｐ型領域の作り分けに寄与するショットキー接合の形成プロセスの要素技術の構築を行った。ここで、特にショットキー接合において素子試作後に接触抵抗が増大する問題の解決に向けた取り組みを行った。これは、これまでの研究でもその傾向が見受けられていたが、蒸着の手法に依って原子膜の受けるダメージが強くなり接触抵抗が増大することが考えられ、特にｎ型のショットキー接合においてこの傾向が顕著になる。このような界面形成プロセスの改善に向けて、電子線加熱法ではなく抵抗加熱法による安定した界面形成技術の確立を行いつつある。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

半導体チャネルに用いる半導体層とコンタクトの金属の接合界面における接触抵抗の問題の解決に向けて取り組んでいるが、特にショットキー接合の接触抵抗増大の問題を解決するための新たに抵抗加熱法による高真空蒸着装置を立ち上げている。これは、特に接合の品質を向上させるために、チタン等の融点の高い金属の蒸着に用途を限定することで、ショットキー接合への異種金属等の汚染物質の混入を防ぐものである。この用途に特化した高真空蒸着装置を当該年度に機種選定および導入を行った。特に予算の制限があったことから中古機の再生品を導入することになったが、その装置製造会社の納入準備の作業に時間がかかり、納品が当該年度末近くになった。導入された装置が仕様通りに動作することは確認したが、形成されたショットキー接合における電荷の注入特性やその蒸着条件依存性等の評価は今後の課題である。また、別途行った既存の電子線蒸着装置による、二テルル化モリブデン素子に対するショットキー接合の形成においては、特にチタンやニッケル等の反応性の高い金属のショットキー接合の特性が劣化しやすい傾向が確認された。また、本研究課題におけるもう一つの課題であるゲート絶縁膜の作成についてはhBNの積層を検討しているが、これまでの方法からポリマーシートを用いた転写プロセス中の温度変化を精密に制御した方法での転写を試みており、これによりファンデルワールス力による貼り付きを最適化して、転写プロセスの成功率が大いに向上した。

Strategy for Future Research Activity

先年度に導入した高真空抵抗加熱式蒸着装置を活用して、二テルル化モリブデンのトンネルトランジスタに最適なショットキー接合の形成プロセスを確立する。特に、本研究課題の素子構造においては金属電極と隣接した半導体部分（アクセス領域）の電荷密度を電界ドープにて制御することを想定しているため、この金属電極の成す段差の影響が大きくなることが懸念される。従って、この金属電極層を極限まで薄膜化するためその形成プロセスの最適化を最優先で行う。次に、この薄膜金属電極を含むアクセス領域の電界ドープのための極性ゲートを形成し、半導体層への電荷ドープとショットキー障壁の制御（特に障壁厚さの制御）の最大化を行う。同時に、素子構造としては難易度が上がるが、グラフェン等の原子薄膜を埋め込みゲートとして金属電極と埋め込みゲートがチャネル層の互いに反対側に形成される素子構造の構築を試みる。これは、本研究課題の目的とするトランジスタ構造においてはトンネル長を最短化するために最も理想的な素子構造であるが、原子層の積層、特にチャネルとなる原子膜半導体層の転写過程に難しさがある。更に、実際のトランジスタ動作を行う制御ゲートを形成し、トンネルトランジスタ動作を実現する。この場合、当初は極性ゲートとしてバックゲートを使用するとしても、最終的には個別に形成した極性ゲートによる操作を想定し、ゲート絶縁膜厚を含めた素子構造の最適化、特にトンネル長を極限まで短くすることで駆動電流値を最大化したトンネルトランジスタ動作を目指す。