2018 Fiscal Year Annual Research Report
Stacking methods with chip bridges for a building block computing system
| Project/Area Number |
18H03215
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
天野 英晴 慶應義塾大学, 理工学部(矢上), 教授 (60175932)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
並木 美太郎 東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
中村 宏 東京大学, 大学院情報理工学系研究科, 教授 (20212102)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
近藤 正章 東京大学, 大学院情報理工学系研究科, 准教授 (30376660)
鯉渕 道紘 国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)
黒田 忠広 慶應義塾大学, 理工学部(矢上), 教授 (50327681)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | 計算機システム / チップ積層 |
|---|
| Outline of Annual Research Achievements |
誘導結合チップ間無線インタフェース(Through Chip Interface:TCI)を用いて小規模なチップを多数結合し、多様な大規模システムを構築する「ビルディングブロック型計算システム」のチップブリッジを用いたシステム統合方式について研究する。既に開発された複数のLSIチップを、チップ自体をブリッジとすることにより組み合わせ、様々な機能、性能、エネルギー要求を満足するシステム構成の構築法を確立することを目的とする。具体的には、安価なボンディングを用いて多数のチップを組み合わせる積層手法、ソフトウェアからアナログ技術までを駆使して性能、電力をチューニングする手法、チップ内のスイッチとアクセラレータを統合する機構について研究する。
2018年度は、TCIを用いたIP（Intellectual Property)の動作検証と、実チップテストを行うためのTCITesterチップを開発した。このチップは、ルネサスエレクトロニクス社65nmプロセスを利用して、3mm X 3mmのサイズで実装した。TCIを装備する様々なチップの上に装着し、その電気的特性を計測し、連続運転試験を行うことができる。他のチップ上に積層するのに先立ち、開発したTCI Tester同士を積層し、TCI IPの転送可能周波数、電源ドロップを計測し、TCI IPを組み込む場合の指針を得た。
また、TCI IPを装備したKVSチップ、SNACCチップ、CCSOTBチップそれぞれの単体性能を実チップで計測した。また、積層を行った場合の発熱の時間経過を計測するTHERMO2の積層を行った。様々なチップ積層の可能性を探るため、熱解析ツールの改良を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
TCI Testerは設計通り稼働し、TCI Tester同士を積層したシステムを計測することにより、最大転送周波数、電源ドロップの程度を具体的に計測し、上から下への転送性能に比べてて下から上への転送性能が低い原因がインダクタの配置と電源メッシュが原因であることを明らかにした。また、TCI Tester同士の積層では8時間以上の連続転送を達成した。TCIを積層した各チップもそれぞれ単体で稼働し、実チップによる計測を行うことができた。積層時の発熱の問題を解析するため、一般に用いられている解析ツールHOT SPOTを改良し、TCIを用いてずらして積層し、周辺を液体で完全に覆った場合の解析を可能にした。また、このツールをGithubにより公開した。さらに実チップで発熱解析を行うTHERMO2を開発したが、積層時に電源ショートが起きる問題が発覚した。この原因を解析した結果、TCI積層を行う場合に必要となるチップ表面のコーティング手法が明らかになった。また、部分的に動作したチップにより、実チップ解析も行うことができた。
このように実装上のトラブルに見舞われながらも、貴重な経験を獲得し、予定通りの進捗状況である。
|
| Strategy for Future Research Activity |
TCI Testerを、自分同士ではなく、今まで開発したチップのうちのいくつかと積層することで、それぞれのチップのTCIの性能と動作条件を明らかにする。また、マイクロプロセッサとTCI IPを搭載したGeyserTTとニューラルネットワークアクセラレータSNACCの積層システムを稼働に持っていく。他にも、可能であれば、GeyserTTとキーバリューストアアクセラレータKVS、粗粒度再構成デバイスCCSOTB2との積層システムも稼働を試みる。
THERMO2を用いた熱解析は、積層を行った際の電源ショートの原因を完全に明らかにすると共に、3層以上での熱解析を試みる。
積層手法についての理論的な研究は、TCIを用いたApproximate Communicationに関する研究に着手し、その効果の可能性を探る。
|
