• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2020 Fiscal Year Annual Research Report

Stacking methods with chip bridges for a building block computing system

Research Project

Project/Area Number 18H03215
Research InstitutionKeio University

Principal Investigator

天野 英晴  慶應義塾大学, 理工学部(矢上), 教授 (60175932)

Co-Investigator(Kenkyū-buntansha) 並木 美太郎  東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
中村 宏  東京大学, 大学院情報理工学系研究科, 教授 (20212102)
宇佐美 公良  芝浦工業大学, 工学部, 教授 (20365547)
近藤 正章  東京大学, 大学院情報理工学系研究科, 准教授 (30376660)
鯉渕 道紘  国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)
黒田 忠広  東京大学, 大学院工学系研究科(工学部), 教授 (50327681)
Project Period (FY) 2018-04-01 – 2021-03-31
Keywords計算機システム / チップ積層 / ワイヤレスチップ間通信
Outline of Annual Research Achievements

誘導結合ワイヤレスチップ間通信は、チップ上の配線レイヤを用いて作ったコイル間の磁界結合により、積層したチップ間に高速なデータ転送を実現する。他の積層技術と違って、特殊なプロセスを利用しなくて良い点に特徴がある。このTCIを実用的な技術とするためには、インダクタを含めて誘導結合に必要な回路をセットにしたIP(Intellectual Property)を用意する必要がある。また、チップにはボンディングにより電源とクロックを供給するため、チップはずらして積層する必要がある。このようにして様々な積層を行ったシステムを構築するためには、IPのチップ内の組み込み方、ショートが起きず、熱が拡散する物理的積層ノウハウ、全体のシステムとして用いるためのソフトウェア、設計用CADを含めた総合的な技術が必要となる。
本研究では、垂直統合型組織でこの課題に取り組み、最終年度として特に以下を重点的に行った。a)各種チップの上に積層することにより、各種チップの動作条件を測定し、この結果を基に、ルネサス65nmプロセスでのIPをUSJC 50nmへ移植した。これにより将来広くIPを利用できる。b)チップの積層時に生じるショートの問題に取り組み、ショートが起きる条件とショートを生じないグルーを明らかにした。c)IP組み込み時のパワーグリッドの抵抗解析を行い、a)の結果と照合することで、TCI IPのチップ上での位置、パワーグリッドの構成法について、安定に実装可能な積層手法を明らかにした。d)様々なチップを積層する場合のソフトウェアの構築について各手法を試した。
以上により、TCIを用いたチップの積層について実際的な手法を確立するとともに、実用化に向けて大きく進展した。

Research Progress Status

令和2年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

令和2年度が最終年度であるため、記入しない。

  • Research Products

    (10 results)

All 2021 2020 Other

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 2 results) Presentation (6 results) (of which Int'l Joint Research: 1 results,  Invited: 1 results) Book (1 results) Remarks (1 results)

  • [Journal Article] 3次元積層SiPを用いたマルチコアシステムのためのサイクルアキュレートシミュレータCubeSimの開発2021

    • Author(s)
      小島拓也, 池添赳治, 天野英晴
    • Journal Title

      電子情報通信学会論文誌D

      Volume: J104-D Pages: 228-241

    • DOI

      10.14923/transinfj.2020PDP0046

    • Peer Reviewed / Open Access
  • [Journal Article] Body Bias Optimization for Real-Time Systems2020

    • Author(s)
      Carlos C. Cortes Torres, Ryota Yasudo and Hideharu Amano
    • Journal Title

      Journal of Low Power Electronics and Applications

      Volume: 10 Pages: 1-18

    • DOI

      10.3390/jlpea10010008

    • Peer Reviewed / Open Access
  • [Presentation] TCI Tester: Tester for Through Chip Interface2021

    • Author(s)
      Hideto Kayashima and Hideharu Amano
    • Organizer
      The University Design Contest of The 26th Asia and South Pacific Design Automation Conference (ASP-DAC 2021)
    • Int'l Joint Research
  • [Presentation] 3次元積層型ヘテロジニアスプロセッサのためのシミュレータ開発とその応用”, 信学技報,2020

    • Author(s)
      小島拓也, 池添赳治, 天野英晴
    • Organizer
      電子情報通信学会コンピュータシステム研究会
  • [Presentation] 誘導結合無線通信インタフェース搭載チップにおける抵抗分布解析2020

    • Author(s)
      茅島秀人, 天野英晴, 四手井綱章
    • Organizer
      電子情報通信学会VLD研究会
  • [Presentation] LLVMを用いたCGRA向けソフトウェア開発環境の構築と評価2020

    • Author(s)
      大和田彩夏, 小島拓也, 天野英晴
    • Organizer
      電子情報通信学会CPSY研究会
  • [Presentation] 3次元積層チップの発熱時における熱過渡解析と 温度制御回路の設計2020

    • Author(s)
      笈川智秋, 宇佐美公良
    • Organizer
      電子情報通信学会VLD研究会, VLD2020-9, 2020.6.18.
  • [Presentation] 誘導結合を用いた疎な3次元NoC2020

    • Author(s)
      鯉渕 道紘
    • Organizer
      第19回情報科学技術フォーラム(FIT) (トップコンファレンスセッション4-1 コンピュータシステムと機械学習)
    • Invited
  • [Book] 並列コンピュータ2020

    • Author(s)
      天野英晴
    • Total Pages
      170
    • Publisher
      オーム社
  • [Remarks] ビルディングブロック型コンピューティングシステムのページ

    • URL

      http://www.am.ics.keio.ac.jp/kaken_s/?lang=ja

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi