2020 Fiscal Year Annual Research Report
Stacking methods with chip bridges for a building block computing system
| Project/Area Number |
18H03215
|
|---|
| Research Institution | Keio University |
|---|
Principal Investigator |
天野 英晴 慶應義塾大学, 理工学部(矢上), 教授 (60175932)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
並木 美太郎 東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
中村 宏 東京大学, 大学院情報理工学系研究科, 教授 (20212102)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
近藤 正章 東京大学, 大学院情報理工学系研究科, 准教授 (30376660)
鯉渕 道紘 国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)
黒田 忠広 東京大学, 大学院工学系研究科(工学部), 教授 (50327681)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | 計算機システム / チップ積層 / ワイヤレスチップ間通信 |
|---|
| Outline of Annual Research Achievements |
誘導結合ワイヤレスチップ間通信は、チップ上の配線レイヤを用いて作ったコイル間の磁界結合により、積層したチップ間に高速なデータ転送を実現する。他の積層技術と違って、特殊なプロセスを利用しなくて良い点に特徴がある。このTCIを実用的な技術とするためには、インダクタを含めて誘導結合に必要な回路をセットにしたIP（Intellectual Property)を用意する必要がある。また、チップにはボンディングにより電源とクロックを供給するため、チップはずらして積層する必要がある。このようにして様々な積層を行ったシステムを構築するためには、IPのチップ内の組み込み方、ショートが起きず、熱が拡散する物理的積層ノウハウ、全体のシステムとして用いるためのソフトウェア、設計用CADを含めた総合的な技術が必要となる。
本研究では、垂直統合型組織でこの課題に取り組み、最終年度として特に以下を重点的に行った。a)各種チップの上に積層することにより、各種チップの動作条件を測定し、この結果を基に、ルネサス65nmプロセスでのIPをUSJC 50nmへ移植した。これにより将来広くIPを利用できる。b)チップの積層時に生じるショートの問題に取り組み、ショートが起きる条件とショートを生じないグルーを明らかにした。c)IP組み込み時のパワーグリッドの抵抗解析を行い、a)の結果と照合することで、TCI IPのチップ上での位置、パワーグリッドの構成法について、安定に実装可能な積層手法を明らかにした。d)様々なチップを積層する場合のソフトウェアの構築について各手法を試した。
以上により、TCIを用いたチップの積層について実際的な手法を確立するとともに、実用化に向けて大きく進展した。
|
| Research Progress Status |
令和2年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和2年度が最終年度であるため、記入しない。
|
