2020 Fiscal Year Annual Research Report
Development of new imaging technology based on superconducting single-photon camera
| Project/Area Number |
18H05245
|
|---|
| Research Institution | National Institute of Information and Communications Technology |
|---|
Principal Investigator |
寺井 弘高 国立研究開発法人情報通信研究機構, 未来ICT研究所フロンティア創造総合研究室, 上席研究員 (10359094)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山森 弘毅 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 研究グループ長 (00358293)
竹内 尚輝 横浜国立大学, 先端科学高等研究院, 特任教員(准教授) (00746472)
清水 亮介 電気通信大学, 大学院情報理工学研究科, 准教授 (50500401)
|
|---|
| Project Period (FY) |
2018-06-11 – 2023-03-31
|
| Keywords | 超伝導ナノワイヤ / 単一光子検出器 / 超伝導ディジタル集積回路 / 極低温信号処理 / モノリシック集積化 |
|---|
| Outline of Annual Research Achievements |
R2年度は、R1年度に引き続き32x32ピクセルSSPDアレイの完全動作に向けて、超伝導ナノワイヤの作製プロセス最適化に取り組んだ。電子線レジストに混入したナノパーティクルを除去するため、従来よりも細かい100 nmのパーティクルまで除去できるフィルタを導入し、作製歩留まりの改善に一定の効果があることを確認した。また、SFQ信号処理回路への直流バイアス電流供給で問題となっていた、バイアスケーブルのコネクタ部でのジュール熱による冷凍機の温度上昇問題を解決するため、小型かつ極低温環境下で接触抵抗の低いコネクタを検討した。その結果、マイクロD-subコネクタにおいて、極低温環境下でも接触抵抗が1 mΩ以下であることを確認し、このコネクタを使用することで、従来方法ではステージ温度が3 K以上に上昇していた300 mAの電流の2倍以上の電流を供給しても、ステージ温度を2.5 K以下に保持できることを確認した。これにより、SFQ回路に供給できるバイアス電流量の制約は大幅に緩和され、これまで不可能だと考えていた100x100ピクセルSSPDアレイについてもSFQ信号処理を適用できる可能性が見えてきた。
モノリシック集積化については、R1年度に設計した16ピクセルSSPD、64ピクセルSSPDとSFQ多重化回路を集積化した2チップについて、産総研チームと協力して試作し、完全動作を実証することができた。64ピクセルSSPDにおいて、SFQ多重化回路に150 mA程度の電流供給を行ったが、チップ上のジョセフソン接合の電流-電圧特性に有意な差はなく、150 mA程度の電流供給では、冷却ステージだけでなくチップ上においても大きな温度上昇がないことも確認できた。AQFP/RSFQハイブリッドエンコーダについては、16ピクセルSSPDアレイ用回路の液体ヘリウム中での正常動作に成功した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
SFQ信号処理回路へのバイアス電流供給によるジュール熱の問題が解決しつつある。これまで32x32程度のピクセル数が、バイアス電流供給に伴う発熱によりSFQ信号処理により実証できる限界と考えていたが、適切なコネクタを選択し、バイアスケーブルのコネクタ部でのジュール熱を十分に抑制することで、1 A近い電流をバイアスラインに供給しても、冷却ステージ温度を3 K以下に保つことが可能であることを確認した。これにより、100x100ピクセルまでSFQ信号処理で到達できる可能性が見えてきた。また、モノリシック集積化についても、最も懸念していたチップ上での局所的な温度上昇は、少なくとも150 mA程度のバイアス電流量では非常に小さく、SSPDの光子検出動作への影響はほぼないことが確認できた。R2年度には、16ピクセルおよび64ピクセルSSPDアレイが完全動作し、16ピクセルでの読出しジッタとして41 ps程度、64ピクセルでも50 ps以下を確認している。このことは、SFQパルスへの信号変換を行うインターフェース回路の電流感度が均一に揃っていて、SSPDの動作を含めて、極めて低いパラメータのばらつきでモノリシック集積化が実現できていることを示しており、今後モノリシック集積化が行列読出し方式の大規模SSPDアレイにも適用できる目途がついた。
|
| Strategy for Future Research Activity |
マイクロD-subコネクタを用いたサンプルパッケージを新たに設計・作製し、行列読出し方式の32x32ピクセルSSPDアレイの評価を進めていく。SSPDアレイの設計戦略については、ピクセルを大面積化して、超伝導ナノワイヤのカイネティックインダクタンスをできるだけ大きくすることで、できるだけ大きな出力電流の実現を目指していく。作製歩留まりとの兼ね合いもあるが、ピクセルの面積30x30～50x50 um2の範囲でSSPDアレイを設計・試作し、出力電流および光子応答を系統的に調べていく予定である。また、モノリシック集積化については、行列読出し方式の8x8ピクセルSSPDアレイについてはすでに作製済みであり、これの評価を進めていくと同時に、R3年度にはチップサイズを現状の5 mm x 5 mmから10 mm x 10 mmに大型化して新たな試作を行う予定である。チップサイズの制約から現状レイアウトできるSSPDアレイのピクセル数は8x8が限界であったが、10 mm x 10 mmにチップ面積が大型化することで、32x32ピクセルSSPDアレイのSFQ信号処理回路とのモノリシック集積化が可能と考えている。SFQ/AQFPハイブリッド読み出し回路については、R2年度に設計した32x32ピクセルSSPDアレイ用AQFP/RSFQハイブリッドインターフェイスの評価を液体ヘリウム中で行い基本動作の確認を行う。また、SFQ/AQFPハイブリッド読み出し回路についても、モノリシック集積化チップの試作を行う予定で、10 mm x 10 mm にレイアウトできる最大規模のピクセル数に挑戦する予定である。
|
