零サイドローブ特性を持つパルス圧縮符号の探求と応用

2020 Fiscal Year Research-status Report

• Project/Area Number: 18K04177
• Research Institution: Nippon Institute of Technology
• Principal Investigator: 高瀬 浩史 日本工業大学, 基幹工学部, 教授 (80306266)
• Project Period (FY): 2018-04-01 – 2022-03-31
• Keywords: パルス圧縮 / レーダ / 符号 / サイドローブ

Outline of Annual Research Achievements

本研究では，レーダの探知性能向上を実現するために，サイドローブが零または最小となる幅広パルス圧縮符号を符号探索により見出し，それらの符号の持つ特性を明らかにすることを目的としている．
今年度は，前年度に検討したGPGPUを用いた並列コンピューティングによる符号探索アルゴリズムについて継続して検討を行った．探索処理を高速化するためには，探索アルゴリズムにおける処理の改良，計算資源の増強，および新たな探索方法の試行などが考えられることから，これらについて検討を進めた．
まず，探索アルゴリズムについては，特に計算量の多い処理を中心に改良を行っているが，顕著な改善は見られておらず，引き続き検討を行っていきたいと考えている．
次に，計算資源の増強については，GPGPUの並列化数を増加を行った．クラウドコンピューティング環境において並列化数を増やすことで，計算時間の短縮を図ることが可能であることを確認できた．
そして，今年度は新たな探索方法の試みとして，FPGA（Field Programmable Gate Array）を用いた符号探索処理を検討した．FPGAはハードウェア記述言語を用いて論理回路を構成するものであり，本研究においては符号探索処理をハードウェアとして実現することが可能となる．FPGAを用いるメリットしては，ハードウェアとして探索処理を実行するため高速な計算処理が期待できる．今年度はFPGAを用いた符号探索処理をハードウェアとして実現する検討に着手したところである．

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

新型コロナウイルスの影響により，予定していた検討が進まないなど計画の遅れが生じたためである．
今年度は，符号探索を実現するための複数の取り組みを並行して進めたが，探索アルゴリズムの改良が予定していた通りに進まず，想定していた探索性能が得られていない状況である．また，新たに着手したFPGAによる探索方法はプロトタイプのプログラムができつつある段階であり，引き続き検討が必要である．

Strategy for Future Research Activity

今後は，GPGPUによる探索方法における並列化数の更なる増加やアルゴリズムの改良を引き続き行うとともに，FPGAによる符号探索処理の検討を進める．

Causes of Carryover

研究を進めていく上で必要に応じて研究費を執行したが，新型コロナウイルスの影響により，研究の進捗が遅れたことや旅費などの執行ができなかったことから，次年度使用額が生じた．
補助事業期間の１年間の延長を申請し，引き続き令和３年度にも研究を進めていく．