High quality Ge-based transistor using epitaxially grown high-k gate insulators

2021 Fiscal Year Annual Research Report

• Project/Area Number: 18K04235
• Research Institution: Osaka University
• Principal Investigator: 金島 岳 大阪大学, 基礎工学研究科, 准教授 (30283732)
• Project Period (FY): 2018-04-01 – 2022-03-31
• Keywords: Ge-MISFET / La2O3 / 原子マッチング / 基板欠陥 / ラジカル処理

Outline of Annual Research Achievements

本課題で提案する，低温成長エピタキシャルLa2O3をゲート絶縁膜に用いたゲルマニウム(Ge)-MISFETは，熱的に不安定で比較的誘電率の低いGeO2層を用いることなく，原子マッチングにより低界面欠陥で直接Ge上に形成することから，更なる微細化にむけた酸化膜換算膜厚(EOT)の低減が可能であるだけでなく，単結晶ゲート絶縁膜上に高品質な薄膜をエピタキシャルに積層することも可能となるなど，新たなデバイス展開が期待される．
このようなエピタキシャル成長させたゲート絶縁膜は，酸化による絶縁膜形成プロセスと異なり，基板洗浄後の表面がそのままゲート絶縁膜/Ge界面となるため，良好な特性を得るためには表面処理が重要である．そこで，ヨウ素溶液処理を提案し，低濃度では界面特性向上，高濃度では結晶転位欠陥密度を調べるためのエッチング溶液として使えることを示した．
そこで，高濃度ヨウ素溶液を用いGe基板のエッチピット密度を調べ，転位欠陥の少ない基板に対し低濃度のヨウ素溶液処理を行うことで，特性改善を試みた．さらに，La2O3ゲート絶縁膜の膜厚を薄くすると，比誘電率の減少が見られ，低EOT化を妨げることが分かった．この原因を調べるために，傾斜エッチングを行い，厚み方向に対する膜質の変化を調べたところ，La2O3/Ge界面付近でエッチング速度が増加し，絶縁膜表面ではなく界面付近に低誘電率層が形成されていることが分かった．これは，パルスレーザ蒸着時のGe表面酸化が原因であると考え，酸化を抑制するために，レーザーパルスに合わせて酸素を断続的に供給する，酸化力の強いラジカル酸素により，絶縁膜表面付近に効果的に酸素を供給するなど，さまざまプロセスの開発を行った．その結果，ラジカル処理が有効であることが示され，低エッチビット基板と組み合わせることでEOT=2 nm以下の絶縁膜の形成に成功した．