2018 Fiscal Year Research-status Report
Archtecture of plasmonic logic circuit
| Project/Area Number |
18K04282
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
福田 光男 豊橋技術科学大学, 工学(系)研究科(研究院), 教授 (50378262)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
石川 靖彦 豊橋技術科学大学, 工学(系)研究科(研究院), 教授 (60303541)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | 表面プラズモン / 論理演算回路 / 光集積回路 / プラズモニック導波路 |
|---|
| Outline of Annual Research Achievements |
本研究の目的は表面プラズモン（金属表面で光の電界と結合した電子の疎密波で金属導波路上を光速で伝播）を信号キャリアとする光速（分散で律速される）で動作する新規な全加算器を開発し、現状の電子デバイスで構成される論理演算回路に比べ約2桁高速な演算回路構成技術を創出することである。これらの高速演算回路構成技術の創出により、今後必須となる情報処理装置へ飛躍的な革新をもたらす。
本目的の実現に向けて、2018年度は全加算器の設計および回路要素部品の作製技術の開発を行った。①表面プラズモンの伝播損失を小さくできる金属膜上のシリコン酸化膜からなる単一モードおよび多モード導波路（多モード干渉計、MMI）を用いた全加算器の設計を行い、複数のMMIと単一モード導波路を組み合わせ、全加算器の次段へ接続される桁上げ表面プラズモン信号が常に入力信号と同位相とできる回路構成を求めた。②全加算器回路内で不要となった表面プラズモン（逆位相で干渉して放射モードとなる表面プラズモン成分）を導波路外へ取出す構造を考案し、雑音の小さな回路構成を明らかにした。③設計した全加算器を作製するためのプロセス設計を行い、一部のMMI及び不要な表面プラズモンを外部へ取出す構成部品を実際に作製し、加工精度の検討を行い、構造の実現性について明らかにした。④その際、構成部品の評価を、走査型近接場光顕微鏡を用いて表面プラズモンの強度分布（導波路上にしみ出している光電界の分布）を測定することにより行った。設計、作製及び評価を複数回繰返すことにより、回路構成部品の特性把握及び加工精度の向上を行った。⑤上記開発過程で作製した新規の部品や回路について学術論文誌や国際会議で積極的に発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
研究実績の概要で記述したように、当初計画に沿った設計技術、作製技術及び評価技術の確立等が進捗しており、それらの過程で新規に開発された要素部品及び新規技術等について、学術論文誌や国際会議での発表にまで進展したため、上記区分と判断した。
|
| Strategy for Future Research Activity |
2019年度及び2020年度は、2018年度で蓄積した全加算器の設計及び作製技術を基に、全加算器を作製し論理演算回路としての動作評価（近接場光顕微鏡を用いた回路内の表面プラズモン強度分布測定）を行なう。ここで、全加算器からの“1”と“0”の信号出力レベルの強度比が大きくなるように、各構成デバイスの設計見直しを随時行ない、完成度を高める。さらに、回路内を伝播する表面プラズモン信号に対する分散を計算し、電気信号に比べて約2桁高速であることをシミュレーションで確認する。これらの過程で得られた成果は随時、論文および 国際会議発表等にまとめ、特に2020年度には、確立した技術を分担者および担当学生をはじめとする若い研究者へ伝えると共に積極的にアウトリーチ活動を行なう。
|
| Causes of Carryover |
2018年度後半に本科研費により実施した研究成果をまとめ、掲載料を本科研費から確保して学術誌へ投稿した。しかし、論文査読が長期にわたり、結果的に年度をまたいで当該掲載料を確保し続けることになったため、次年度使用額が上記となった。
|
-
-
-
[Presentation] Configuration of nano- and micro-scale plasmonic circuits fabricated by CMOS-compatible processes2018
Author(s)
M. Fukuda, M. Ota, K. Nakayama, S. Higuchi, T. Furuki, R. Watanabe, Y. Kikuchi, Y. Tonooka, T. Hirano, T. Inoue, and Yuya Ishii
Organizer
EMRS 2018 Spring Meeting
Int'l Joint Research
-
-
-
-
-
