2019 Fiscal Year Research-status Report
Archtecture of plasmonic logic circuit
| Project/Area Number |
18K04282
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
福田 光男 豊橋技術科学大学, 工学(系)研究科(研究院), シニア研究員 (50378262)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
石川 靖彦 豊橋技術科学大学, 工学(系)研究科(研究院), 教授 (60303541)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | 表面プラズモン / 論理演算回路 / 光集積回路 / プラズモニック導波路 |
|---|
| Outline of Annual Research Achievements |
本研究の目的は表面プラズモン（金属表面で光の電界と結合した電子の疎密波で金属導波路上を光速で伝播）を信号キャリアとする光速（分散で律速される）で動作する新規な全加算器を開発することである。
本目的の実現に向けて、2018年度に蓄積した全加算器の設計及び作製技術を基に、より簡略化された回路からなる全加算器の設計と作製・評価を実施した。①多モード導波路（多モード干渉計、MMI）からなる簡便な構造の要素部品（位相調整器、演算器、分波器、等価器、合波器）を設計した。これら要素部品を単一モード導波路で接続し、論理演算回路として動作するように設計・調整した。その際、②2018年度に設計したカスケード接続が可能となる構成（次段へ接続する桁上げ出力信号が入力信号の位相と一致する）を保持できるように、各導波路と部品の配置を決定した。③本全加算器は光（表面プラズモン）のMMI内での干渉で位相差を強度の空間分布へ変換し、出力強度を変化するものであるため、光速度で動作する。本回路について時間領域差分法を用いたシミュレーションにより、同様なスケールの電気回路内を伝播する電気信号に比べて約2桁高速であることを確認できた。（本加算器はトランジスタを用いないため、一層の高速化が期待できる。）④設計した全加算器を本学内にあるシリコンCMOSトランジスタ製造ラインを用いて作製し、レーザ光を入力しつつ走査型近接場光顕微鏡を用いて導波路上の表面プラズモンの強度分布を測定した。その結果、作製した加算器では入力信号パターンに対応した出力信号が得られることを実験的に明らかにすることができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
研究実績の概要で記述したように、当初計画に沿った設計技術、作製技術及び評価技術の確立等が進捗しており、実際に作製した回路で全加算器の動作を実験的に確認できたため、上記区分と判断した。
|
| Strategy for Future Research Activity |
2020年度は、2018および2019年度で蓄積した全加算器の設計及び作製技術を基に、全加算器としての高性能化（“1”と“0”の信号出力レベル差の増大および回路構成の簡略化など）を検討する。そのため、回路の各構成要素の構造見直しと高性能化を行ない、時間領域差分法を用いた電磁界解析によるシミュレーション等で確認を行う。これらの過程で得られた成果は随時、論文および 国際会議発表等にまとめ、確立した設計、作製および評価技術を分担者および担当学生をはじめとする若い研究者へ伝えると共に積極的にアウトリーチ活動を行なう。
|
