2019 Fiscal Year Research-status Report

画像認識処理向け動的分散並列パイプライン機構の研究

Research Project

Project/Area Number	18K04287
Research Institution	Okayama Prefectural University
Principal Investigator	有本和民岡山県立大学, 情報工学部, 教授 (10501223)
Project Period (FY)	2018-04-01 – 2021-03-31
Keywords	並列パイプライン処理 / ノーマリオフコンピューティング / エッジコンピューティング
Outline of Annual Research Achievements	本研究は、FPGAソリューションによるプログラマビリティーを有効活用できるヘテロジニアスマルチコア環境と省電力化に有効なノーマリオフコンピューティングアーキテクチャを用いて、車に搭載される多数のセンサ情報からの認識向けの信号処理を新規な分散並列パイプライン処理アルゴリズムとハードウエアアーキテクチャにより、従来比２桁以上の性能向上のための基本コンセプトの設計・検証を行う事を目的とする。昨年度は、認識信号処理として、下位レベルの物理データ処理と上位レベルの意味付け処理用のPE（プロセッシングエレメント）を１種類のハードウエアで動的に切り替えるアーキテクチャの有効性を検討した。今年度は、近年主流になってきたエッジAIコンピューティングによる、複数のセンサをフュージョンさせての高精度の認識技術が求められてきている。このアプリケーションに対しての、分散並列パイプライン処理アルゴリズムとハードウエアアーキテクチャの高密度、高速・省電力なエッジコンピューティングAIの実装方式の検討を、昨年度の検討を踏まえて実施した。上記のアプリケーションでは、センサから出力されるマルチチャンネル、マルチモーダルなデータを効率的に情報圧縮する必要がある。基本検討の題材として、簡略化のために加速度センサや温度センサ等の１次元時系列データを対象とした、マルチチャンネル, マルチモーダルな1次元データセットを準備し、AIのための前処理の検討を行った。また上記に対応するニューラルネットワークの構成とFPGAへの実装の基本検討を行った。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 今年度は、分散並列パイプライン処理アルゴリズムとハードウエアアーキテクチャの高密度、高速・省電力なエッジコンピューティングAIの実装方式の検討を行った。基本検討の題材として、マルチチャンネル, マルチモーダルな1次元データセットを準備した。AIのための前処理の検討を行った。AIの前処理の方式として、以下の２つの方式を検討した。１．センサデータの種類毎にサンプリング等によってサンプリングレート等によって、複数モーダルデータを分割し、センサデータの種類ごとの前処理を行う。これらのデータを学習データとして、AIニューラルネット学習器と推論器を設計する。２．センシングデータの重要度（プライオリティ）に対応複数チャンネルデータを分割する処理と周波数変換等の処理を加えて、これらのデータを学習データとして、AIニューラルネット学習器と推論器を設計する。上記の前処理方式に対応して、ニューラルネットワーク構成構成とFPGA実装の検討を実施した。特にニューラルネットワーク構成の分散並列パイプライン構成およびそのFPGA実装の内部データパスの並列度とパイプライン段数の検討を行ない、エッジAIの最適化を目指した。FPGA内部バス構成において、ニューラルネットワークでのConvolution演算でのルーティングの効率化とメモリバンドパスの確保を優先とした並列パイプライン構成が有効なことが明らかになった。
Strategy for Future Research Activity	今後の研究の方向付けとしては、、今年度検討した前処理とニューラルネットワークの実装方式の検討結果を踏まえて、FPGA実装を想定した検討を進めていく。多種のセンサから出力されるセンサデータのフュージョン方式を検討し、マルチチャンネル、マルチモーダルなデータの情報圧縮率と認識精度の向上を目指していく。また、省電力化として、上記の情報圧縮率によるストレージ及び通信機構への影響を調査し、システムレベルでの省電力化の効果の試算を行っていく。一方、回路レベルでの省電力化としては、継続して検討しているノーマリオフコンピューティングアーキテクチャを、上記FPGA実装と重ねわせて、ハードウエア構成への適用の可能性についての回路検討を進めていく。。
Causes of Carryover	前年度の検討結果で、hi-end PEと複数のLow-end PEの切り替えが可能な、CORNAMI社の評価ボードの発売が遅れたので、既存の手元にあるFPGAでの検討を行った。CORNAMI社での評価ボード購入が次年度にシフトしたため。