2022 Fiscal Year Research-status Report
画像認識処理向け動的分散並列パイプライン機構の研究
| Project/Area Number |
18K04287
|
|---|
| Research Institution | Okayama Prefectural University |
|---|
Principal Investigator |
有本 和民 岡山県立大学, 情報工学部, 特任教授 (10501223)
|
|---|
| Project Period (FY) |
2018-04-01 – 2024-03-31
|
| Keywords | 並列パイプライン処理 / ノーマリオフコンピューティング / エッジコンピューティング |
|---|
| Outline of Annual Research Achievements |
本研究は、ソフトウエアとハードウエアFPGAソリューションによる協調設計をベースに、ヘテロジニアスマルチコアアーキテクチャと省電力化に有効なノーマリオフコンピューティング技術を用いて、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク (NN) 推論処理を実行するために、高い電力効率のFPGAデバイスを使った推論処理アクセラレータとそのハードウェアプラットフォーム基盤技術を確立することを目的とする。
今年度は、複数のセンサ情報（センサフュージョン）を入力とするエッジAIコンピューティングにおいて、高精度の認識処理を評価ターゲットとし、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク推論処理を実行を目指した。
推論処理アクセラレータとしてXilinx ZCU102開発キット環境を使用し、1次元時系列データ（センシングデータ）用のニューラルネットワーク (NN) モデルについて組み込み用アーキテクチャを検討し、FPGAへの実装トライアルを実施した。
回路の高速化に向けては、昨年度まで検討していた分散並列パイプライン処理アルゴリズムとエッジAIコンピューティングのハードウエアアクセラレーションアーキテクチャ設計の実装に取り組んだ。組込みセンサフュージョン対応AIモデルの高密度FPGA実装、メモリリソース削減による外部メモリであるDDRを利用しない構成での高速、低レイテンシを目指した実装設計を推進した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
今年度は、複数のセンサ情報（センサフュージョン）からそのデータを解析するエッジAIコンピューティング技術を用いる高精度の認識処理を評価ターゲットとし、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク推論処理を実行するために、PCレベルでのマルチセンサシステム（センサフュージョン）での前処理とニューラルネットワークの実装方式の検討結果を踏まえて、FPGA実装の検討を進めた。
電力効率向上に向けてのFPGAデバイスを使った実装検討においては、推論処理アクセラレータとそのハードウェアプラットフォーム技術を構築した。組み込み用ニューラルネットワークアーキテクチャ構成は、FPGAハードウェアリソースの高効率実装を可能とする方式の検討を行った。FPGAへの実装方式の違いによって実装効率、処理スループットと実行時消費電力が変化することを検証した。加えて、エッジAIシステムの低消費電力化のために需要な、枝刈り技術との親和性についても検証を実施した。
本研究では、推論処理アクセラレータとしてXilinx ZCU102開発キット環境を使用し、1次元時系列データ（センシングデータ）用のニューラルネットワーク (NN) モデルについて組み込み用アーキテクチャを検討し、FPGAへの実装方式について性能と電力の比較調査を行った。
メモリの有効活用に関しては、各プロセッシングにおけるワークメモリ領域でのデータの再利用率の向上が有効となる。今回の上記FPGA実装においては、１次元時系列センサデータの処理機構においては、FPGAの外付けのDDRメモリを利用しないワークメモリ領域でのプロセッシングの実装に取り組んだ。
|
| Strategy for Future Research Activity |
本研究のフレームワークとして、ARMプロセッサとFPGAモジュールが搭載されたXilinx ZCU102開発キット環境を構築したので、センサフュージョンに対応した非対称な１次元のマルチチャンネル時系列データセット等に対してのAIモデルの実装及び、並列パイプライン実装方式のトライアルが可能となった。
また同時に高精度ニューラルネットワーク処理のためのセンサのノイズフィルタ前処理等の処理も上記組込み環境に実装できるので、トータルでのシステム評価が可能となった。
また上記組込み環境を使って、センサデータの種類毎に異なるサンプリングレート等のバリエーション化に対しての評価も可能となった。これらの環境を用いることで、今後、各前処理の処理量や、マルチクロックでの消費エネルギーを優先させたの処理方式や、ノーマリオフコンピューティングでの時空間制御等に係わる消費電力優先方式等、センサフュージョンでのシステム最適化のための実験が可能となり、システム性能評価を推進していく予定である。
センサフュージョンにおいては、それぞれのセンサ出力の意味をどう理解して、システムしてどういう結果を出力するかに関しては、各センサ出力間の相関を解析して、相関値を踏まえての重みづけ等の処理を行っていく予定である。
|
| Causes of Carryover |
コロナ禍やFPGAボード入手難。研究の実行においては、机上検討やシミュレーションを中心に実施し、手持ちのFPGAボードを工夫して、並列パイプライン処理機構のFPGA実装およびその評価の実施を行ったので、評価が遅延した。使用計画については、上記の環境で性能向上のため改良及びその評価を行う。
|
Research Products
(5 results)
