2020 Fiscal Year Research-status Report
ソフトウェア無線に適した高感度で帯域可変な3相信号処理無線受信ＬＳＩ設計技術
| Project/Area Number |
18K04288
|
|---|
| Research Institution | Nippon Institute of Technology |
|---|
Principal Investigator |
宇賀神 守 日本工業大学, 基幹工学部, 教授 (90506164)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
伊藤 信之 岡山県立大学, 情報工学部, 教授 (10598519)
|
|---|
| Project Period (FY) |
2018-04-01 – 2022-03-31
|
| Keywords | VCO / 位相補正 / 直交アナログ信号 / アナログ回路 |
|---|
| Outline of Annual Research Achievements |
インダクタと可変容量を用いた電圧制御発信回路（LC-VCO)において、信号増幅を担うトランジスタにはゲート遅延が必ず存在する。この遅延はVCOの発信周波数をLC共振周波数よりも小さくする。このためループゲインが低下し、位相雑音が増大する。本研究では、この遅延時間を位相補正することで、発信信号の位相雑音を低減する回路を継続検討した。
90度ずつ異なる４個の信号（0°,90°,180°,270°）を発生する直交VCO構成に絞って、位相補正回路をTSMCの180nmCMOS技術を用いて試作検討した。実際には、トランジスタ遅延により20°程度位相が遅れることを突き止め、これにともなう70°, 160°, 250°, 340°の4位相の信号から0°, 90°, 180°, 270°の4位相信号を発生する回路を検討した。各種の位相補正回路のうち、消費電力や、寄生容量、発生雑音を考慮して、8個の容量と4個のソースフォロワー回路による信号の加重平均回路が最適との結論を得た。1次試作では、10dBほど位相雑音を低減できることがわかった。しかしながら、消費電流の増加や、付加される寄生容量による発信周波数の低下および発振周波数範囲の劣化の問題が発生しており、詳細な評価と再設計および再試作・評価検討が必要であることが分かった。
また、これまでの検討結果から40°程度の大きな遅延を伴う場合の位相補正にも対応できる見通しを得ており、位相遅延が大きいが位相雑音低減効果が大きいと考えられるコルピッツ型直交LC-VCOの実現できる見通しを得た。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
新型コロナウイルス蔓延および緊急事態宣言により、測定装置を保有している岡山県立大学への訪問が困難になり、VCO集積回路の測定が大幅に滞った。以上により測定結果を基にした再試作の設計が1年間延期になったため。
|
| Strategy for Future Research Activity |
これまでの結果をレター論文に投稿する。また9月までに再設計を完了し、12月を目途にICの再試作を完了させる予定である。
|
| Causes of Carryover |
コロナ蔓延に伴い集積回路の試作が延期されたため、次年度使用額が生じた。令和3年度に集積回路の試作費と回路の性能評価のための出張費に使用する。
|
