2023 Fiscal Year Annual Research Report
Study on Autonomous Timing Correction and Design Optimization for Next Generation LSI Systems
| Project/Area Number |
18K11211
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
金子 峰雄 北陸先端科学技術大学院大学, 先端科学技術研究科, 教授 (00185935)
|
|---|
| Project Period (FY) |
2018-04-01 – 2024-03-31
|
| Keywords | 同期式デジタル回路 / クロックスキュー / 信号伝搬遅延 / 温度依存性 / データパス回路 / セットアップ条件 / ホールド条件 / 高位合成 |
|---|
| Outline of Annual Research Achievements |
本研究は、デジタル集積回路において、クロック信号のフリップフロップへの到着時刻を意図的に変化させるスキュー調整回路を導入することにより、信号遅延の温度依存性の影響をスキュー調整にて補償して集積回路の高性能化を達成しようとするものである。これまで、対象回路内均一温度を前提として、温度変動に対する信号遅延変動のモデル化（課題１）、対象回路の温度依存性とスキュー生成回路の温度依存性を考慮したスキュース決定手法開発（課題２、３）、データパス回路への遅延温度依存性のスキュー補償を前提とした回路及びスキュー温度依存性の設計最適化手法開発（課題４）を行って来た。
当該年度においては、より汎用性の高い回路設計理論の構築のため、対象回路内での温度の均一性を前提とせず、使用環境や部分回路毎の活性度の違いによる温度分布やその変動に伴って信号伝搬遅延が分布・変動する回路モデルの下で、タイミングスキュー調整が高い確率で成功するため回路モデルと設計手法を開発した。始めに、あらゆる信号伝搬遅延変動に対して、タイミングスキュー調整が成功するための回路構造的・回路動作的特徴について検討を行い、そこから演算実行スケジュールと演算器利用に関するある種の「順序制約」を守ることの必要性を指摘した。次いで、その「順序制約」を守った回路設計を容易にするため、演算器と専用出力レジスタの組を複数個環状に接続した主要部と複数ステップにわたるデータ保持のための2次的レジスタを有する付属部とからなるデータパス回路構造モデルを提案した。最後に、この回路構造モデルの下で、必要な順序制約を守って回路を動作させるための演算スケジュール・演算器割当同時最適化を開発した。
これらの成果は、『チップ内温度分布およびその時間的変動』に対処できる回路を考える上での重要な基礎となるものである。
|
