2018 Fiscal Year Research-status Report
ECO対応設計手法と論理診断に基づく論理再合成手法によるLSI設計変更コスト削減
| Project/Area Number |
18K11215
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
沼 昌宏 神戸大学, 工学研究科, 教授 (60188787)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
黒木 修隆 神戸大学, 工学研究科, 准教授 (90273763)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | VLSI設計技術 / 論理診断 / ECO / SATソルバ / ZDD / BDD |
|---|
| Outline of Annual Research Achievements |
本研究の核心部分である論理診断処理に関して，BDDとSATソルバを併用するとともに，組合せ箇所の集合をZDDによってコンパクトなグラフで表現することで，多くの論理設計誤りを含む大規模回路に対して，短時間で効率よく修正解を求める論理診断手法を考案した。具体的には，機能仕様と一致しない外部出力値に対する各箇所の可制御性を表す，誤り可能性の指標EPI（Error Possibility Index）の集合であるEPI群に基づく組合せ箇所抽出手法に関して，EPI群毎の組合せ箇所をZDDでそれぞれ表現し，それらの集合積をとることで最終的な組合せ箇所を抽出する。従来手法では，EPI群に基づいて初期組合せ箇所を明示的に列挙してから他のEPI群を用いて順次絞り込むが，初期組合せ箇所集合の要素数が膨大になる場合，処理時間増大の原因となっていた。提案手法では，ZDDによる非明示的表現を用いて組合せ箇所集合を表現し，グラフの集合演算を用いて絞り込むことにより，処理時間の短縮を図った。提案手法に基づき，5箇所の機能誤りを挿入したベンチマーク回路に対して，組合せ箇所の抽出に関する実験を行った結果，提案手法により回路例C5315にいては処理時間が平均78.5% 削減，回路例C7552については処理時間が平均 95.4% 削減される効果を確認した。
考案・実現した手法に基づき，もとになる機能仕様が変更された際に，すでに合成された回路に対する可能な限り少ない修正によってその変更を満足させる，仕様変更に対応した論理再合成手法を考案し，ソフトウェアとして実現した。特にクリティカル・パス情報をRECONスペアセルの配置領域を決定することで，4, 5, 7箇所のLUT機能誤りをランダムに混入させた計160例中116例について最大遅延時間が短縮される効果を確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
上記「研究実績の概要」に述べたように，交付申請書に記載した「研究実施計画」において当該年度の実施が見込まれていた部分について，ほぼ達成したと考えられる。
|
| Strategy for Future Research Activity |
交付申請書に記載した通り，今後は論理診断手法の改良，およびECOに対応する設計手法の改良を進める一方で，提案手法の評価と研究成果発表を中心に研究を進めていく。
|
| Causes of Carryover |
調査・研究旅費について，特に外国出張を行わなかったために，想定よりも少なくなり，次年度使用額が生じた。
|
