2018 Fiscal Year Research-status Report
Studies on Reliability Enhancement of Reconfigurable Integrated Circuits in the IoT Era
| Project/Area Number |
18K11220
|
|---|
| Research Institution | Oita University |
|---|
Principal Investigator |
大竹 哲史 大分大学, 理工学部, 准教授 (20314528)
|
|---|
| Project Period (FY) |
2018-04-01 – 2021-03-31
|
| Keywords | FPGA高信頼化 / 劣化情報取得 / 信頼性予測 |
|---|
| Outline of Annual Research Achievements |
本研究では，3年間で①高位設計からの劣化テスト機構組込み，②劣化情報取得と信頼性予測，③劣化情報を用いた高信頼化合成の3つの研究項目およびその全体統合を行う．
平成30年度はまず，①に関する研究に取り組んだ．劣化テストを行うためには通常のクロックよりも高速のクロックを用いて，使用環境（フィールド）でテストを行う必要がある．特定のフリップフロップ（ＦＦ）を終点とする経路遅延の増加を捉えるためには，その経路遅延までクロック周期を短くしていくことになる．その経路よりも大きな遅延を持つ経路が存在した場合には，その終点となるＦＦは誤った値を取り込むことになる．従って，一部のＦＦの値を観測しないようマスクする必要がある．特にフィールドでテストを行う場合には，ＦＦに取り込まれた応答を圧縮する回路を用いるため，そのようなＦＦの値をマスクしなければ，特定のＦＦの値が誤ったかどうかを判定できなくなる．前年度までの科研費の成果である，不定値マスク技術を拡張し，これを実現する方法を提案した．
また，組込み自己テストを用いてクロック速度を変化させながら動的にマスクを行ってテストする場合，それに応じた期待値が必要になるが，これを事前に計算して保持しておくのは現実的ではない．本研究ではフィールドテスト中に動的に期待値を生成する回路機構を提案し，それを含めて特許出願および研究会発表を行った．
これと平行して，②に関する研究にも取り組んだ．まず，通常のコンフィグレーションにおいて，ＦＰＧＡの使用により劣化する再構成可能論理ブロック中のトランジスタを特定し，そのコンフィグレーションと同じ論理機能を実現する，特定したトランジスタを劣化させない別のコンフィグレーションを作成する方法を提案した．通常と劣化を防ぐコンフィグレーションを時分割で使うことにより劣化を半減でき，信頼性を向上することができる．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当該年度に予定していた研究内容について取り組んでおり，目標達成に必要な要素技術の提案を行っている．一部は学生の卒業研究や修士論文研究として学内発表に留まっているが，一部については研究会発表および特許出願を行っている．
|
| Strategy for Future Research Activity |
当初の予定通り研究計画を遂行する．今年度の成果で学外未発表のものについては研究会発表，研究会発表を行ったものについては国際会議ならびに論文誌への投稿を行う．
|
| Causes of Carryover |
旅費を予算限度額に合わせて支出することができなかったため僅かに残額が生じた．次年度予算に合わせて使用する．
|
