Studies on Reliability Enhancement of Reconfigurable Integrated Circuits in the IoT Era

2020 Fiscal Year Research-status Report

• Project/Area Number: 18K11220
• Research Institution: Oita University
• Principal Investigator: 大竹 哲史 大分大学, 理工学部, 教授 (20314528)
• Project Period (FY): 2018-04-01 – 2022-03-31
• Keywords: FPGA高信頼化 / 劣化情報取得 / 信頼性予測

Outline of Annual Research Achievements

本研究では，補助事業期間で①高位設計からの劣化テスト機構組込み，②劣化情報取得と信頼性予測，③劣化情報を用いた高信頼化合成の3つの研究項目およびその全体統合を行う．令和2年度は前年度に引き続き①，②に関する研究を行うとともに③の研究に取り組んだ．
①については，前年度までに提案した「期待署名自己生成に基づく組込み自己診断機構」を用いた誤りのあるスキャンフリップフロップの候補の絞り込み（診断分解能向上）について検討を行った．
②については，通常動作よりも高速のクロックを用いたテスト（ＦＴＡＳＴ）により，動作マージンを測定することにより劣化情報および信頼性予測を行う．ＦＴＡＳＴにより対象経路のマージン測定を組込み自己テスト環境で行うためには，圧縮された署名から対象経路が誤ったかどうかを調べる．そのため，単一の署名により判断するには対象経路よりも大きな遅延を持つ経路を活性化または観測しないようにマスクする必要がある．本年度はマスク手法としてテストパターンのドントケア部に対象経路よりも大きな遅延を持つ経路が活性化されないように値を割り当てる手法を検討した．また，複数署名を用いて，対象経路が誤ったかどうかを調べる手法を検討し，対象経路よりも大きな遅延を持つ経路が誤った期待署名を保存するコストの評価を行った．
③については，前年度までに検討したルックアップテーブル（ＬＵＴ）を構成する一部のトランジスタ（ＬＵＴの出力側）の負バイアス温度不安定性（ＮＢＴＩ）による劣化を緩和する手法について，寿命を最大化するためのＬＵＴ出力論理を反転するコンフィグレーションの生成とそのスケジューリング手法を提案し，遅延の増加をどの程度抑えられるかを評価した．

Current Status of Research Progress

4: Progress in research has been delayed.

Reason

本研究では，個々の要素技術について一部を卒業研究および修士論文研究として担当学生に割り当てて実施している．本年度は新型コロナウィルス感染症拡大の影響により全学的にオンライン授業となり，卒業研究および修士論文研究も一部オンライン化をせざるを得ない状況が生じた．これにより，ディスカッションが疎になり研究の進捗が鈍化したと考えられる．さらに，学生が登学できない期間が続いたため，ＣＡＤソフトウェアを用いたシミュレーションが十分にできなかったことも原因である．

Strategy for Future Research Activity

次年度は，計画した研究項目を遂行する．学内のみで使えるＣＡＤソフトウェアだけでなく，一部リモート環境で使うことのできるＣＡＤソフトウェアを導入する．また，リモートでのディスカッションや情報共有を行うためのグループウエアを導入し，これを活用して進捗の管理を行う．本年度の成果は学外未発表であり，これらについて研究会，国際会議ならびに論文誌への投稿を行う．

Causes of Carryover

新型コロナ感染症拡大により，研究協力学生が登学できなかったこと，および，これにより研究進捗に遅れが生じたため，研究期間を延長することを考慮して，予定していた実験設備等の購入を先送りした．また，研究会および国際会議が軒並みオンライン開催となり，旅費の支出がなかったことに加え，国際会議参加費が安価になった．また，進捗の遅れにより，参加する研究会および国際会議が予定より少なかったことが理由として挙げられる．
次年度は，本年度の検討にもとづき評価実験を行うための機器の購入，それらの成果をまとめて研究会，国際会議へ発表する参加費および論文掲載料，論文誌等への論文掲載費用を支出する．