2020 Fiscal Year Research-status Report
SoC Debugging Technique based on Automatic Generation of On-Chip Signal Observation
| Project/Area Number |
18K11224
|
|---|
| Research Institution | Tokyo Denki University |
|---|
Principal Investigator |
小松 聡 東京電機大学, 工学部, 教授 (90334325)
|
|---|
| Project Period (FY) |
2018-04-01 – 2022-03-31
|
| Keywords | VLSI設計技術 |
|---|
| Outline of Annual Research Achievements |
本研究では、近年重要性が増しているSoCのシグナルインテグリティ、パワーインテグリティの問題について、プロトタイプの段階でのデバッグ支援を目的とするオンチップ信号観測システムを実現し、また、それを自動生成するシステムの構築を目的としている。SoC開発において、VLSIチップ上で発生する上記の現象を外部から観測することは困難であり、オンチップでの波形観測が求められているが、アプリケーションに応じたオンチップ信号観測システムを自動生成することを目的としている。
今年度は、オンチップ信号観測システムの要素回路設計とその自動生成システムの構築を中心に研究を行った。
オンチップ信号観測システム内の要素回路については、自動生成システムを実現することを目的としているため、基本的にはスタンダード・セルのみで実現可能な逐次比較型AD変換回路を提案し、回路シミュレーションおよび試作チップの測定による評価を行った。また、提案したAD変換回路を様々な製造プロセスのスタンダードセルライブラリを用いて設計と評価を行うことで、提案回路が本研究での自動生成システムに利用可能であることを示した。あわせて、PLLに用いるTDC回路について設計を行い、シミュレーションによる評価を行った。その際に、様々な仕様に対応できる回路であることを確認し、パラメータを変更することによって容易に仕様の異なる回路を実現できる構成を目指した。
自動生成システム構築については、要求仕様に応じて自動的にADC回路を生成するシステムのプロトタイプを作成し、チップ試作による回路評価によって、本研究で目的としている自動生成システムに利用可能であることを確認した。自動生成システムについては、ADCやTDCのビット数に応じて回路を自動生成できるシステムの構築を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
オンチップ信号観測システムの要素回路として、ADC回路、PLLに用いるTDC回路をスタンダード・セルのみを用いて構築することを目指し回路設計を行ってきたが、コロナ禍の影響もありまだ試作評価段階である。
また、自動生成システムの構築についても、提案したシステムを用いて実際にチップ試作・測定による評価を実施中である。
|
| Strategy for Future Research Activity |
今年度の評価結果に基づき、PLL, DLL, ADCなどの要素回路について、試作・評価が完成していない回路について継続して評価を行い、本研究の提案システムで利用できることを確認する。
また、オンチップ信号観測システムとして与えられた仕様をもとに、上記の要素回路それぞれについての仕様や性能、面積などの設計制約を決定する自動生成システムの評価を並行して行う。回路最適化の手法を改善することで、より最適な回路を生成する技術を実装していく予定である。
|
| Causes of Carryover |
旅費の支出が無かったため、次年度使用額が生じた。
また、研究の進捗状況の遅れのため、研究期間を1年間延長して試作チップの測定・評価を次年度に実施するように研究計画を変更した。
|
Research Products
(2 results)
