• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2022 Fiscal Year Annual Research Report

Research on LSI design methods to identify Trojan circuits in IP cores

Research Project

Project/Area Number 18K11228
Research InstitutionKyoto Sangyo University

Principal Investigator

吉村 正義  京都産業大学, 情報理工学部, 准教授 (90452820)

Co-Investigator(Kenkyū-buntansha) 細川 利典  日本大学, 生産工学部, 教授 (40373005)
Project Period (FY) 2018-04-01 – 2023-03-31
KeywordsIPコア / トロイ回路 / ホワイトボックス / ブラックボックス / モンテカルロツリーサーチ
Outline of Annual Research Achievements

近年LSIの設計に,第三者が設計し提供するLSIの部分的な設計データ(以下IPコア)が広く使われている.本研究では,ブラックボックス化された設計データとホ ワイトボックス化された設計データの等価性を検証し,余分な機能が含まれていないことを明らかにし,LSIの設計に用いられるIPコアにトロイ回路が含まれていないことを示す手法を開発する.
今年度は「トロイ回路のトリガーに用いられる可能性の高い内部状態をモンテカルロツリーサーチを用いて大規模な回路を高速に探索する手法」について研究を行った.対象としたトロイ回路は順序回路であり,通常動作では到達しにくい状態において,トリガー回路が起動する回路である.トロイ回路のトリガーに用いられる可能 性の高い内部状態の探索は,大規模回路な回路において処理時間が指数的に増大するため困難である.
そこで昨年度開発した統計的な探索手法であるモンテカルロツリーサーチを用いた手法は,中規模,大規模なベンチマーク回路では処理時間が長い結果であった.そこで今年度は中規模,大規模なベンチマーク回路では処理時間を削減することを目的として,モンテカルロツリー探索と簡易な状態確率見積もりを組合せた手法を開発した.簡易な状態確立の見積もり結果によって,あらかじめ状態確率がある閾値以上と見積もられる状態を求め,モンテカルロツリー探索の対象となる状態から除去し,大規模な回路における探索時間の短縮を図った.簡易な状態確率の見積もり手法として,今回はランダムパタンシミュレーションによる各状態への遷移確率を用いた.
中規模,大規模なベンチマーク回路による実験の結果,精度よくトリガー状態を特定できた.また中規模な回路での探索時間を大幅に削減することができた.一方,大規模な回路では探索時間を要した.簡易な状態確率の見積もり手法の改善が必要である.

  • Research Products

    (1 results)

All 2022

All Presentation (1 results) (of which Int'l Joint Research: 1 results)

  • [Presentation] CRLock: A SAT and FALL Attacks Resistant Logic Locking Method at Register Transfer Level2022

    • Author(s)
      Masayoshi Yoshimura, Atsuya Tsujikawa, Hiroshi Yamazaki, and Toshinori Hosokawa
    • Organizer
      2022 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT)
    • Int'l Joint Research

URL: 

Published: 2023-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi