2018 Fiscal Year Research-status Report

モンテカルロシミュレーションによるSRAMの動作限界見極めに関する研究

Research Project

Project/Area Number	18K11229
Research Institution	Osaka Institute of Technology
Principal Investigator	牧野博之大阪工業大学, 情報科学部, 教授 (50454038)
Project Period (FY)	2018-04-01 – 2021-03-31
Keywords	SRAM / ばらつき / モンテカルロシミュレーション / 動作限界 / しきい値電圧 / 書き込み動作 / 読み出し動作
Outline of Annual Research Achievements	平成30年度は、モンテカルロシミュレーション(MC)によってスタティックRAM(SRAM)の動作限界を効率よく見極めるために、MCの回数を削減する手法の確立に注力した。まず、多数回のMCを可能とするために、高性能ワークステーション(HP社Z8/G4)を1台導入するとともに、回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高速かつ高精度の回路シミュレーション環境を整えた。本研究は、MOSトランジスタの閾値電圧のばらつきを意図的に増加させて不良を出やすくすることで、MCの回数を削減しようとするものであり、MC回数10万回以下を目標として、最適なばらつきの加速方法を検討した。具体的には、メモリセル回路の書き込み動作について閾値電圧のばらつきとMCの回数を様々に変化させた実験を行い、書き込み不良数を観測することで、必要最小限のMC回数によって許容範囲の誤差で不良率を求める手法を模索した。その結果、閾値の標準偏差(ばらつき)を10mVずつ増加させながら100回のMCを行い、不良が出始めた点から前後2点ずつ合計5点で10,000回のMCを行い、5点の不良率から実際のばらつきにおける不良率を求める数式を見出した。さらに、得られた不良率の妥当性を検証するために1,000万回のMCを行うことにより、1MbitのSRAMに対して1桁以内の誤差で不良率が正しく推定できていることを確認した。これにより、10万回以下のMCでメガビット規模のSRAMの書き込み不良率を十分な精度で推定する方法を確立することができた。また、この手法を用いて様々な閾値の仕上がり条件における書き込み不良率を求め、メガビット規模SRAMの動作限界を明らかにした。以上の研究から得られた成果2件を、2018年度電気関係学会関西連合大会および2019年度電子情報通信学会総合大会にて発表した。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason SRAMの書き込み動作について、当初予定していたモンテカルロシミュレーションの回数削減による動作限界推定方法を確立することができた。SRAM全体としての動作限界を見極めるためには、書き込み動作に加えて読み出し動作における不良率の推定が必要であるが、開発した手法はSRAMの読み出し動作にも適用可能と考えられ、当初の目的はほぼ達成できたと考えられる。また、種々の閾値条件で書き込み時の不良率を明らかにすることで、書き込み動作の限界を求めることができたことは、当初の計画よりも進んだ成果である。ただし、今後の課題としてSRAMの読み出し動作における本手法の確立が必要であり、読み出し動作においても本手法がそのまま適用できるかどうかについて今後見極めていく必要がある。また、これと並行して不良率推定のさらなる高精度化も検討する必要がある。以上の観点から、やや課題が残されているものの、一部進んだ成果も得られており、概ね予定通りに進捗していると考えられる。
Strategy for Future Research Activity	平成31年度は、前年度に確立したMCの回数削減手法をSRAMの読み出し動作に適用して、読み出し動作においても10万回以下のシミュレーション回数でメガビット規模のSRAMの不良率を推定できる手法の確立に注力する。ただし、読み出し動作時にはメモリセルのデータ保持に対する安定性が低下するため、不良率の推定には読み出し動作の不良と、データ保持の不安定性による不良を区別する必要があり、前年度に実施した書き込み動作に比べるとやや難易度が高いことが予想される。そこで、まず上記二種類の不良を区別する方法について検討を行い、種々の条件によるMC結果から得られる出力波形の観測などを通じて、適切な区別の基準を設ける。その上で、ばらつきを意図的に増大させたMCを行い、前年度の手法を適用して読み出し動作における不良率の推定を行う。さらに推定値の妥当性を検証するために、1,000万回程度のMCを実施して推定精度の確認を行う。精度が低い場合は、上記の区別の基準を見直すことも含めて、高精度化の検討を行い、読み出し時と同程度の精度を得るまでこの検討を継続する。これによって、メガビット規模のSRAMの読み出し動作における不良率の推定を10万回以下のMCで行うことが可能となるとともに、昨年度の成果と合わせてSRAM全体としての動作限界の見極めが可能となる。研究遂行に当たっては、前年度以上に多数回の回路シミュレーションが必要となるため、ワークステーションを1台増強するとともに、引き続き回路シミュレータHSPICEを導入する。
Causes of Carryover	導入したワークステーションの価格が予想よりも低かったため、最終的に約8万円の残額が発生した。この残額は、次年度の物品費として使用する予定である。