2019 Fiscal Year Research-status Report
多様な遅延要求に応えるインターネットアーキテクチャの創出
Project/Area Number |
18K11256
|
Research Institution | The University of Tokyo |
Principal Investigator |
小林 克志 東京大学, 大学院情報理工学系研究科, 特任准教授 (90251719)
|
Project Period (FY) |
2018-04-01 – 2021-03-31
|
Keywords | インターネット / ネットワークアーキテクチャ |
Outline of Annual Research Achievements |
2年目は、初年度に見送った広帯域メモリ (HBM2) に対応した FPGA 開発・評価基盤の整備、その有用性の検証をおこなった。 開発・評価基盤の有用性の検証にあたっては、パケット毎の遅延要求をサポートする EDF スケジューラの実装に先駆け、FCFS スケジューラを実装し、スループット帯域性能を評価した。 チャネルあたりの帯域性能ではHBM2 では 39.1Gbps となった、この性能はは同じ FPGA に実装された DDR4 DRAM の性能 60.3Gbps は届かない。これは従来の DRAM ではデータチャネルあたりの性能を向上させるアプローチが採られてきたが、HBM では多数の LSI ピンを活用し、データチャネルの増大によって性能をを向上させるアプローチをとっているためである。チャネル数を考慮したシステム全体のスループットでは 32 チャネルの HBM2 が最大 1.25Tbps となり 4 チャネルの DDR4 DRAM の 241Gbps を大きくを大きく上回る結果となった。HBM2 のこの全体スループットは理論性能の 75% を超えており、我々の実装が HBM2 の帯域性能を十分に活用していることが確認された。 これらのことから、HBM2 を利用した EDF パケットスケジューラの設計にあたっては DRAM におけるアクセス遅延の隠蔽に加えて、HBM2 の多チャネルの活用が今後の課題として認識された。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
遅延をサポートするパケットスケジューラの実用性の評価基盤の整備が完了し、実装にむけて大きくすすんだ。
|
Strategy for Future Research Activity |
多チャネルを活用できる EDF パケットスケジューラの設計・実装をすすめる。併せて遅延をサポートするスケジューラがトランスポートに与える影響の検証を進めていく。
|
Causes of Carryover |
当初予定していた海外研究発表を翌年度に延期したため。
|
Research Products
(1 results)