2021 Fiscal Year Annual Research Report
Exploring an Internet architecture to support different latenct requirements
| Project/Area Number |
18K11256
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
小林 克志 東京大学, 大学院情報理工学系研究科, 特任准教授 (90251719)
|
|---|
| Project Period (FY) |
2018-04-01 – 2022-03-31
|
| Keywords | インターネット / ネットワーク遅延 / パケットスケジュラー |
|---|
| Outline of Annual Research Achievements |
4 年目は,EDF パケットスケジューラにおける輻輳時の廃棄方式の検討をおこなった.これまで我々は全ての受信パケットをパケットバッファに書き込み,パケット廃棄の判断は送出時におこなう Reneging 方式を検討してきた.この方式は送出されずに廃棄されるパケットによるリソース浪費,すなわちパケットバッファ帯域・容量消費,が避けられない.
リソース浪費を解決するため,我々はパケット受信時に EDF のスケジュール可能性判定をおこない廃棄の判断を判断する Balking 方式について (1)ハードウェアによる実現可能性および(2)廃棄特性の両面から検討をおこなった.(1)については設計レベルで実現性を確認したが,(2)については遅延要求の厳しいパケットの廃棄率が高くなるという結果となった.従来検討してきた Reneging ではパケット毎の遅延要求に関わらず廃棄率が一定で,TCP などトランスポートの振る舞いへの影響は軽微であったが, Balking では遅延要求によってトランスポートの振る舞いが大きく変わり体感品質への影響が予測できないことが明らかとなった.
本研究を通じて,Reneging つき EDF パケットスケジューラを HBM2 搭載 FPGA に実装し1.25Tbps(理論帯域上限の 75%)の帯域性能を確認した.これは要求遅延の粒度を緩和することで EDF パケットスケジューラを従来の FCFS とプライオリティエンコーダで実現したものである.さらに FPGA 実装を用い Reneging つき EDF によってアプリケーション毎の遅延要求を満たしつつ,既存トランスポートへの影響は軽微であることを実システム(Linux TCP スタック)によって確認した.
|
