SLAM用意味分割・距離推定・動き推定の実時間同時処理1チップCNN回路開発

2018 Fiscal Year Research-status Report

• Project/Area Number: 18K11350
• Research Institution: Kanazawa University
• Principal Investigator: 深山 正幸 金沢大学, 電子情報通信学系, 准教授 (30324106)
• Project Period (FY): 2018-04-01 – 2021-03-31
• Keywords: CNN / 意味分割 / フロー推定 / SLAM / FPGA

Outline of Annual Research Achievements

本研究の目的は意味分割と距離推定と動き推定の全処理を同時に実時間で実行可能な1チップCNN回路を実現することである。1個のFPGAに実装し、スループット目標を30 fps＠100MHzとする。全処理を同一構成の3×3畳み込みフィルタによる全CNNで実行する。精度劣化を抑えながら、ネットワーク構造および重みを共通化して記憶容量を削減する。データおよび重みの低ビット化で論理規模と記憶容量を削減する。畳み込み演算の超並列化により低周波数・低電力・高スループットを達成する。本プロセッサを用いたSLAMは自動運転車や自律ロボットを低コスト化し、普及を加速する。本研究成果の適用拡大は関連する学術および産業の発展に貢献する。
平成30年度には、１)意味分割と距離推定と動き推定の全処理に共通なCNNアーキテクチャを明らかにし、２)距離推定と動き推定の重みを共通化できることを明らかにし、３)データと重みの低ビット化を行った。１)では意味分割のエンコード結果をデコードして動き推定を行う新しいネットワークを考案した。これにより意味分割と動き推定のエンコード・ネットワークおよび重みを共通化した。このネットワークの動き推定精度は動き推定専用ネットワークと同等であった。２）では距離推定と動き推定の同時学習により高精度な共通の重みが得られた。３）では全処理を高精度に行うには4ビット以上必要であった。これらの実験には新規導入したCNN学習用GPGPU搭載PCを利用した。さらに意味分割用プロセッサの回路構成を考案した。この回路は入力特徴マップに対し畳み込み積和演算、MAXスプーリング、バッチ正規化、ReLUを1パスで行う。スループット見積りは100MHzの動作周波数でVGA17.5fpsであった。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の計画どおりネットワーク構成および重みの共通化を行った。さらに回路構成の検討も行い、目標に近いスループット性能達成の見込みを得たので、おおむね順調な進捗と言える。

Strategy for Future Research Activity

当初の計画どおり、今年度には、４)全処理同時実時間実行可能な1チップ専用プロセッサの回路構成と動作を明らかにし、５)プロセッサをFPGAに実装した際の回路規模と動作周波数と消費電力を明らかにする。この研究には大規模FPGAボードが必要である。