• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2019 Fiscal Year Annual Research Report

A Study of Matrix Multiply by Homomorphic Encryption for Utilizing in Deep Learning Frameworks

Research Project

Project/Area Number 18K19786
Research InstitutionWaseda University

Principal Investigator

木村 啓二  早稲田大学, 理工学術院, 教授 (50318771)

Co-Investigator(Kenkyū-buntansha) 和田 康孝  明星大学, 情報学部, 准教授 (40434310)
Project Period (FY) 2018-06-29 – 2020-03-31
Keywords秘密計算 / 準同型暗号 / 高速化 / マルチコア / アクセラレータ / FPGA
Outline of Annual Research Achievements

本研究は、安全な深層学習計算の高速化を目的として、暗号化したまま計算が可能な準同型暗号による行列計算の高速化手法を探求する。研究開始の2018年度は、公開されている準同型暗号計算ライブラリHElibの調査及び深層学習の公開モデルの調査等を行った。最終年度の2019年度では、HElibのボトルネック部分の高速化(1)、データ転送機構の開発(2)、及び行列サイズ削減と推論精度のトレードオフの調査(3)を実施した。
(1)に関しては、まずHElibによる行列計算の特に時間を要する部分として、演算中に必要となる鍵変換行列の生成部と暗号文演算部を特定した。各々に対して、演算に要するビット幅削減及びSIMD化による並列演算の導入を適用した。Intel Xeonプロセッサを搭載するサーバで提案手法を評価したところ、鍵変換行列生成部で3.4倍、暗号文演算部では加算処理で5.53倍、乗算処理で3.73倍の性能向上を得た。
(2)に関しては、疎行列計算に必要な間接参照アクセスを効率良く処理可能なデータ転送機構を開発した。提案データ転送機構とベクトルアクセラレータを持つマルチコアをFPGA上に実装し、まずは通常の疎行列・ベクトル積を用いて評価を行った。評価の結果、提案データ転送機構を使わずにCPU転送を行った場合と比較して17倍の速度向上を得ることができた。
(3)に関しては、行列サイズ削減手法として小規模なニューラルネットワークを複数並列に用いる手法を提案・検討した。提案手法は、ニューラルネットワークを分割することで、認識精度を保ちつつ個々のニューラルネットワークの規模を縮小する。提案手法をFPGAに実装し、作成したニューラルネットワーク8つを並列に用いて推論を行った結果、1つのネットワークを用いた場合と比較して、認識精度で約8ポイント、認識速度でおよそ54パーセントの向上が確認できた。

  • Research Products

    (20 results)

All 2020 2019 Other

All Int'l Joint Research (1 results) Journal Article (4 results) (of which Int'l Joint Research: 2 results,  Peer Reviewed: 4 results,  Open Access: 2 results) Presentation (14 results) (of which Int'l Joint Research: 6 results,  Invited: 1 results) Remarks (1 results)

  • [Int'l Joint Research] E-JUST(エジプト)

    • Country Name
      EGYPT
    • Counterpart Institution
      E-JUST
  • [Journal Article] Compiler-support for Critical Data Persistence in NVM2020

    • Author(s)
      Reem Elkhouly, Mohammad Alshboul, Akihiro Hayashi, Yan Solihin, Keiji Kimura
    • Journal Title

      ACM Transactions on Architecture and Code Optimization (TACO)

      Volume: 16 Pages: -

    • DOI

      10.1145/3371236

    • Peer Reviewed / Open Access / Int'l Joint Research
  • [Journal Article] Local Memory Mapping of Multicore Processors on an Automatic Parallelizing Compiler2020

    • Author(s)
      Yoshitake OKI, Yuto ABE, Kazuki YAMAMOTO, Kohei YAMAMOTO, Tomoya SHIRAKAWA, Akimasa YOSHIDA, Keiji KIMURA, Hironori KASAHARA
    • Journal Title

      IEICE TRANSACTIONS on Electronics

      Volume: E103-C Pages: 98-109

    • DOI

      10.1587/transele.2019LHP0010

    • Peer Reviewed
  • [Journal Article] Compiler Software Coherent Control for Embedded High Performance Multicore2020

    • Author(s)
      Boma A. ADHI, Tomoya KASHIMATA, Ken TAKAHASHI, Keiji KIMURA, Hironori KASAHARA
    • Journal Title

      IEICE TRANSACTIONS on Electronics

      Volume: E103-C Pages: 85-97

    • DOI

      10.1587/transele.2019LHP0008

    • Peer Reviewed
  • [Journal Article] Efficient Checkpointing with Recompute Scheme for Non-volatile Main Memory2019

    • Author(s)
      Mohammad Alshboul, Hussein Elnawawy, Reem Elkhouly, Keiji Kimura, James Tuck, Yan Solihin
    • Journal Title

      ACM Transactions on Architecture and Code Optimization (TACO)

      Volume: 16 Pages: -

    • DOI

      10.1145/3323091

    • Peer Reviewed / Open Access / Int'l Joint Research
  • [Presentation] 準同型暗号による行列積の高速化の検討2020

    • Author(s)
      牧田 哲也, 宍戸 哲平, 和田 康孝, 木村 啓二
    • Organizer
      電子情報通信学会技術報告, CPSY2019-96,DC2019-102(2020-02) (ETNET2020)
  • [Presentation] NDCKPT:不揮発性メインメモリを用いたOSによる透過的なプロセスチェックポインティングの実現2020

    • Author(s)
      西田 耀, 木村 啓二
    • Organizer
      電子情報通信学会技術報告, CPSY2019-102,DC2019-108(2020-02) (ETNET2020)
  • [Presentation] OSCARコンパイラのC++プログラム対応の検討2020

    • Author(s)
      川角 冬馬, TilmanPriesner, 野口 真聖, 韓 吉新, 見神 広紀, 川島 慧大, 田中啓士郎, 木村 啓二, 笠原 博徳
    • Organizer
      電子情報通信学会技術報告, CPSY2019-110,DC2019-116(2020-02) (ETNET2020)
  • [Presentation] マルチターゲット自動並列化コンパイラにおけるアクセラレータコスト推定手法の検討2020

    • Author(s)
      山本 一貴, 藤田 一輝, 柏俣 智哉, 高橋 健, Boma A. Adhi, 北村 俊明, 川島 慧大, 納富 昭, 森 裕司, 木村 啓二, 笠原 博徳
    • Organizer
      情報処理学会研究会, Vol.2019-ARC-240 No.25, Vol.2019-SLDM-191 No.25, Vol.2019-EMB-53 No.25 (ETNET2020)
  • [Presentation] OSCAR自動並列化コンパイラとNECベクトル化コンパイラの協調によるベクトル・パーソナルスパコン上での自動ベクトル並列化2020

    • Author(s)
      田處 雄大, 見神 広紀, 細見 岳生, 木村 啓二, 笠原 博徳
    • Organizer
      情報処理学会研究会, Vol.2019-ARC-240 No.26, Vol.2019-SLDM-191 No.26, Vol.2019-EMB-53 No.26 (ETNET2020)
  • [Presentation] FPGA上でのCNNパラメータ動的更新手法の性能評価2020

    • Author(s)
      青戸 武蔵, 和田 康孝, 三ツ木 萌
    • Organizer
      情報処理学会 第82回全国大会
  • [Presentation] Fast and Highly Optimizing Separate Compilation for Automatic Parallelization2019

    • Author(s)
      Tohma Kawasumi, Ryota Tamura, Yuya Asada, Jixin Han, Hiroki Mikami, Keiji Kimura , Hironori Kasahara
    • Organizer
      The 2019 International Conference on High Performance Computing & Simulation (HPCS 2019)
    • Int'l Joint Research
  • [Presentation] Performance Evaluation on NVMM Emulator Employing Fine-Grain Delay Injection2019

    • Author(s)
      Yu Omori, Keiji Kimura
    • Organizer
      The 8th IEEE Non-Volatile Memory Systems and Applications Symposium (IEEE NVMSA 2019)
    • Int'l Joint Research
  • [Presentation] Performance of Static and Dynamic Task Scheduling for Real-Time Control System on Embedded Multicore Processor2019

    • Author(s)
      Yoshitake Oki, Hiroki Mikami, Hikaru Nishida, Dan Umeda, Keiji Kimura, Hironori Kasahara
    • Organizer
      32nd International Workshop on Languages and Compilers for Parallel Computing(LCPC)
    • Int'l Joint Research
  • [Presentation] Cascaded DMA Controller for Speedup of Indirect Memory Access in Irregular Applications2019

    • Author(s)
      Tomoya Kashimata, Toshiaki Kitamura, Keiji Kimura, Hironori Kasahara
    • Organizer
      9th Workshop on Irregular Applications: Architectures and Algorithms
    • Int'l Joint Research
  • [Presentation] Cascaded DMAC Enabling Efficient Data Transfer for Indirect Memory Access Applications2019

    • Author(s)
      Keiji Kimura
    • Organizer
      4th International Symposium on Research and Education of Computational Science (RECS)
    • Invited
  • [Presentation] Towards the Improvement of Training Efficiency and Image Recognition Accuracy for an FPGA Controlled Mini-Car by Offloading Neural Network Training2019

    • Author(s)
      Musashi Aoto, Moe Mitsugi, Takumi Momose, and Yasutaka Wada
    • Organizer
      Proc. of The 2019 International Conference on Field-Programmable Technology (FPT2019), FPGA Design Competition
    • Int'l Joint Research
  • [Presentation] 単機能なニューラルネットワークを複数用いた高速・高精度な画像認識のFPGAによる実現2019

    • Author(s)
      青戸 武蔵, 比留川 翔哉, 和田 康孝, 丸山 一貴
    • Organizer
      RECONF2019-31
  • [Presentation] An FPGA based Autonomous Driving Car Design using Multiple Simple Neural Networks for Decision Making2019

    • Author(s)
      Musashi Aoto, Shoya Hirukawa, Yasutaka Wada, Kazutaka Maruyama
    • Organizer
      The Tenth International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies (HEART2019) FPGA Design Contest
    • Int'l Joint Research
  • [Remarks] 木村研究室・発表論文

    • URL

      http://www.apal.cs.waseda.ac.jp/kimura/achieves.html

URL: 

Published: 2021-01-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi