2019 Fiscal Year Research-status Report
| Project/Area Number |
18K19790
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
山下 茂 立命館大学, 情報理工学部, 教授 (30362833)
|
|---|
| Project Period (FY) |
2018-06-29 – 2021-03-31
|
| Keywords | 測定型量子回路 / lattice srurgery / 自由度 |
|---|
| Outline of Annual Research Achievements |
測定型量子回路の設計最適化について新たな設計理論の構築を目指して，以下の成果を上げた．
(1)測定型量子計算における回路合成では，Tゲート数やT-depthと呼ばれる並列に実行できないTゲートの数の最適化が重要であり，AmyらによってT-depthを最適化する設計手法が提案されている．それに対して，lattice surgeryを想定し，並列化するTゲートの個数に適切な上限を設ける手法を提案した．提案手法では，multi-target CNOTの使用と並列化を考慮した行列分解および，その行列の再構築を行うことでCNOTゲートを削減している．提案手法を用いることで，Amyらの手法と比べ，多くの場合で量子回路の実行時間を削減できることを示した．
(2)量子コンピュータを物理的に実現するためには，Mixed-Polarity Multiple-Control Toffoli (MPMCT) ゲートで構成された量子回路をNearest Neighbor Architecture (NNA) にマッピングしなければならない．MPMCTゲートをNNAにマッピングするためには，MPMCTゲートを1量子ビットゲートと2量子ビットゲートのみに分解し，SWAPゲートを挿入することで演算に用いる2つの量子ビットをそれぞれ隣接させる必要がある．このとき，できるだけ少ない量子ゲートでNNAにマッピングすることが望ましい．既存手法はこれら2つの処理をそれぞれ独立に考慮しているため，MPMCTゲートを分解するとき，分解後にSWAPゲートを挿入することへの影響を考慮していない．それに対して，MPMCTゲートの分解とSWAPゲートの挿入の2つの処理を同時に考慮することで，MPMCTゲートで構成された量子回路をより少ない量子ゲート数でNNAにマッピングする手法を開発し，ベンチマーク評価でその有効性を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
昨年度に検討を開始した測定型量子回路として，現在最も有望と考えられているlattice surgeryの方式に関して，有効な設計手法を開発できたため。また，最終年度に向けて検討すべき量子回路における「自由度」の概念について具体化ができたため。
|
| Strategy for Future Research Activity |
現在までに検討してきた量子回路設計に自由度の概念を取り入れる設計手法について具体化を行う．また，測定型量子回路設計で重要となるTゲートを削減するための設計手法の検討も進める．
|
| Causes of Carryover |
謝金の作業が予定よりも効率的に進められたため，使用額が少し減少した．しかし，次年度使用額は少額のため，当初の計画を変えることなく実施する予定である．
|
