2007 Fiscal Year Annual Research Report
新材料ゲートスタック構造に向けた超高速一斉デバイス特性評価手法の開発
| Project/Area Number |
19026014
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
大毛利 健治 Waseda University, ナノ理工学研究機構, 准教授 (00421438)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山田 啓作 早稲田大学, ナノ理工学研究機構, 教授 (30386734)
知京 豊裕 物質・材料研究機構, センター長 (10354333)
|
|---|
| Keywords | ゲートスタック / high-k絶縁膜 / コンビナトリアル手法 / メタルゲート |
|---|
| Research Abstract |
本研究課題では、MOS-FETの核心部である新材料ゲートスタック構造の探索に向けて、効率的にプロセス変数を変え、超高速に材料・構造の最適化・フィルタリングを行う手法(コンビナトリアル手法)を、デバイスのトランジスタ特性評価にまで発展させることを目的とした。
具体的には、約10mm×10mmの中に、約400個のトランジスタをアレイ状に配置した基板をテンプレートとして制作し、トランジスタ作製フローにコンビナトリアル手法による組成傾斜膜を適用した。特にゲート金属としてこれまで研究を行ってきたRu-Mo合金を用いてプロセス適合性を検討した。
Moはbcc構造、Ruはfcc構造をとるためにRu-Mo合金はRu濃度約50%で結晶の相変化をおこす。この結晶性の変化と仕事関数の相関をXPS及び電気特性の評価によって比較した結果、仕事関数の変化率は結晶構造に大きく依存する事がわかった。さらに、Ru濃度60-95%において、絶縁膜と金属電極の間にMoが偏析する事がわかり、それによりhigh-k絶縁膜上で問題になっている実効仕事関数の制御(フェルミレベルピニング)に関して新しい制御の方法を見いだすことが出来た。
開発したトランジスタ作製プロセスにおいても、Ru偏析による実効仕事関数の変化が観測され、これまでのキャパシタによる実験と矛盾しない結果が得られた。今後は新しい材料系に対して、この手法を適用していく予定である。
|
