2008 Fiscal Year Annual Research Report
フレキシブル有機強誘電体メモリにおける低電圧・高集積回路の研究
| Project/Area Number |
19206039
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
石原 宏 Tokyo Institute of Technology, 大学院・総合理工学研究科(研究院), 教授 (60016657)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大見 俊一郎 東京工業大学, 大学院・総合理工学研究科, 准教授 (30282859)
|
|---|
| Keywords | 有機強誘電体 / 有機半導体 / フレキシブルメモリ / 強誘電体ゲートトランジスタ / PVDF / TrFE |
|---|
| Research Abstract |
本年度は、有機強誘電体とSi基板との組み合わせ、有機強誘電体とn型の有機半導体であるC_<60>との組み合わせ、有機強誘電体とp型の有機半導体であるペンタセンとの組み合わせについて、ダイオードならびにトランジスタを作製し、メモリ特性を検討した。
有機強誘電体であるP(VDF/TrFE)(ポリ弗化ビニリデンと三弗化エチレンの共重合体)に関しては、分極疲労特性、ならびにデータ保持特性を改善する方法について検討した。具体的には、膜にPMMAを5〜10重量%程度添加すると、膜のリーク電流が減少し、疲労特性やデータ保持特性が改善されることを明らかにした。疲労特性に関しては、強誘電体キャパシタに矩形波電圧パルスを印加することにより検討し、PMMAを添加することにより、キャパシタが破壊するまでのパルス印加回数が10^5回から10^6回へと増加することを明らかにした。さらに、この膜をSiO_2/Si構造上に堆積したMFIS(金属-強誘電体-絶縁体-半導体)構造において、C-V特性における分極回りのヒステリシスループと10日間以上のデータ保持を確認した。
有機半導体に関しては、まずC_<60>とP(VDF/TrFE)との組み合わせを検討した。しかし、この構造ではゲート電圧を変化させてもドレイン電流は流れなかった。理由としては、両者の界面に高密度のトラップが発生することが考えられる。次に、ペンタセンとP(VDF/TrFE)との組み合わせを検討した。ボトムゲート型トランジスタを作製するために、パターニングしたゲートAu電極上にP(VDF/TrFE)をスピンコート法で形成し、その後、真空蒸着法によりペンタセン膜を堆積した。最後に、ソース、ドレイン用のAu電極を蒸着した。その結果、ゲート電圧によるドレイン電流の変化が観測され、かつゲート電圧の変化に対して分極周りのヒステリシスが観測された。このトランジスタは、まだリーク電流が大きいため、この改善が今後の課題である。
|
