2010 Fiscal Year Annual Research Report
フレキシブル有機強誘電体メモリにおける低電圧・高集積回路の研究
| Project/Area Number |
19206039
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
石原 宏 東京工業大学, 大学院・総合理工学研究科, 教授 (60016657)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
大見 俊一郎 東京工業大学, 大学院・総合理工学研究科, 准教授 (30282859)
|
|---|
| Keywords | 有機強誘電体 / 有機半導体 / フレキシブルメモリ / 強誘電体ゲートトランジスタ / PVDF/TrFE / ペンタセン |
|---|
| Research Abstract |
本年度は、有機強誘電体とp型の有機半導体であるペンタセンを用いて、トップゲート構造の強誘電体ゲートトランジスタを作製し、メモリ特性を検討した。
有機強誘電体であるP(VDF/TrFE)(ポリ弗化ビニリデンと三弗化エチレンの共重合体)に関してはスピンコート法での形成が必要であるため、トップゲート構造の場合、ペンタセン上にP(VDF/TrFE)を堆積する際に有機溶媒の影響によりペンタセンが劣化するという問題がある。そこでまず、P(VDF/TrFe)の有機溶媒として、DEC(ジエチルケトン)、1-4D(1-4ジオキサン)、CYH(シクロヘキサン)等を用いてペンタセンに対する影響を検討した。しかし、いずれの有機溶媒においても、ペンタセンの電気特性の劣化を十分に抑制することが困難であった。一方、ペンタセンは純水に浸しても電気特性が劣化しないことが分かった。そこで、水を溶媒としてスピンコート法での堆積が可能なPVA(ポリビニルアルコール)をバッファー層として導入し、Au/P(VDF/TrFE)/PVA/ペンタセン構造をガラス基板上に形成し、トップゲート型強誘電体ゲートトランジスタを作製した。作製したトランジスタを評価した結果、PVAバッファー層がない場合には得られなかったメモリ特性が得られ、ゲート電圧-ドレイン電流特性におけるヒステリシス幅(メモリ幅)は掃引電圧40Vにおいて10V、電流オン/オフ比は10^3、移動度は0.0095cm^2/Vsであった。
さらに、フレキシブル基板(ポリプロピレン)上にトップゲート型強誘電体ゲートトランジスタを作製し、メモリ特性が得られることを明らかにした。
|
Research Products
(12 results)
