2008 Fiscal Year Annual Research Report
特性ばらつき隠蔽を特長とする次世代素子向け多重安定化アーキテクチャ
| Project/Area Number |
19300012
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
中島 康彦 Nara Institute of Science and Technology, 情報科学研究科, 教授 (00314170)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山下 茂 奈良先端科学技術大学院大学, 情報科学研究科, 准教授 (30362833)
中西 正樹 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (40324967)
中田 尚 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (00452524)
|
|---|
| Keywords | ディペンダブル・コンピューティング / 半導体微細化 / 製造ばらつき / 自己安定回路 / FPGA |
|---|
| Research Abstract |
【1】高信頼標準セルの提案と評価:「標準セル群の物理レイアウトなど詳細な検討を行う」に対し、実際にVDEC環境を用いて耐故障セル群のレイアウトおよびLSI試作を行った。後述の第2項とともに、耐故障標準セル群が実際のLSI上でも耐故障性を示すことを確認した。
【2】高信頼標準セルの規則的配置に基づく自己安定化演算回路の提案と評価:「標準セル群向け誤り訂正手法を詳細に検討する」に対し、耐故障セル群が備えるエラー伝搬回路を組み込んだ64ビット比較回路を実際に試作し、実回路においても耐故障性に優れ、面積オーバヘッドも問題とならず、故障発生時の遅延時間も良好であることを確認した。
【3】自己安定化演算回路を合成・評価するCADシステムの提案と評価:「テクノロジマッピング手法の検討」を予定していたが、既存の信頼性評価手法では高信頼セルを正しく評価できないことが明らかになった。このため、耐故障セルに適用可能な信頼性評価手法の確立に取り組み、入力値を考慮した新しい信頼性評価手法を考案した。
【4】自己安定化演算回路のみからなる高信頼アーキテクチャの提案と評価:ARMおよびFRV命令を単純な演算に分解およびマッピングするアーキテクチャを考案し、プログラムが動作可能なレベルのプロセッサ試作により、命令分解手法の有効性を回路規模、プログラム実行効率、遅延時間の点から確認した。
【5】暗号化されたFPGAコンフィギュレーションデータの効率的な復号手法の提案:FPGAの高信頼化に取り組み、スイッチマトリックスの高信頼化、および、暗号化コンフィギュレーションのための再構成可能領域復号回路を提案した。復号に専用回路を必要としないため面積オーバヘッドが小さく、乱数を加えて、さらに安全性を高める手法を提案した。
|
