2009 Fiscal Year Annual Research Report
特性ばらつき隠蔽を特長とする次世代素子向け多重安定化アーキテクチャ
| Project/Area Number |
19300012
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
中島 康彦 Nara Institute of Science and Technology, 情報科学研究科, 教授 (00314170)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山下 茂 立命館大学, 情報理工学部・情報システム学科, 教授 (30362833)
中西 正樹 山形大学, 地域教育文化学部, 准教授 (40324967)
中田 尚 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (00452524)
|
|---|
| Keywords | ディペンダブル・コンピューティング / 半導体微細化 / 製造ばらつき / 自己安定回路 / FPGA |
|---|
| Research Abstract |
【1・2】高信頼標準セルの提案と評価および【3】回路高信頼化のためのCADシステム:本計画については、「実用回路においても耐故障性に優れることの定量的評価」、および、「CADシステムによる信頼性向上手法の開発」を融合して実施した。具体的には、(1)高信頼標準セルが複数個同時に故障した場合の回路全体の信頼性評価手法を確立し、同時に、設計回路の一部論理をCADにより自動的に交換することにより回路全体の信頼性を向上させる手法を考案した。この結果、大小比較回路以外の様々な実用回路において、耐故障標準セル群が有効であること、また、CADによる論理交換により、さらに信頼度を向上させることが可能であることを実証した。また、(2)回路の一部をLUTに置き換えたPartially-Programmable Circuits (PPCs)と名付けた回路を用いることで製造歩留まりを向上させる手法を提案した. PPCの中のいくつかのLUTの機能を変更することにより結線が冗長となる場合, その結線は故障に強いと考えられる. その結線にいかなる故障が起こってもいくつかのLUTの内部論理の変更により回路が正常動作可能だからである. 故障に強い結線を増やすために, SPFDやCSPFといった論理関数の自由度を利用して冗長な結線を回路に追加する手法を提案し.手法の有望性を確認した.
【4】自己安定化演算回路のみからなる高信頼アーキテクチャ:本計画については、前年度に引さ続き、ARMお上びFRV命令を単純な演算に分解および写像するアーキテクチャに関し、メモリを用いた命令分解手法を標案・評価し有効性を確認した。また、本研究成果を発展させて、多数の演算器アレイに対しそ自己安定化演算回路のみにより実現可能な命令列を写像し、大幅な性能向上と低消費電力化を図るリニアアレイ型プロセッサを考案し、有効性を示した。
|
