2009 Fiscal Year Annual Research Report
シリコン集積回路プロセスによる単電子デバイス・回路の研究
| Project/Area Number |
19310093
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
猪川 洋 Shizuoka University, 電子工学研究所, 教授 (50393757)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
藤原 聡 日本電信電話(株), 物性科学基礎研究所, 主幹研究員 (70393759)
西口 克彦 日本電信電話(株), 物性科学基礎研究所, 研究主任 (00393760)
|
|---|
| Keywords | 少数電子素子 / 電子デバイス・機器 / 低消費電力 / 単電子デバイス / 単電子転送 / シリコン / 集積回路 |
|---|
| Research Abstract |
シリコン集積回路プロセスにより作製した単電子デバイスの転送電流にノイズが重畳する現象を解析し、原因となっているゲート絶縁膜・シリコン界面のトラップを減少させる目的で窒化処理の削除やゲート絶縁膜厚さの変更を行って、デバイス試作により効果を検証した。特性評価の結果、界面トラップ密度の減少に応じた改善が認められ、一般的な集積回路プロセスでゲート誘起トンネルバリアを有する単電子デバイスを構成する方法が明確になった。
回路構成法に関しては、単電子転送による情報処理結果を検出し出力するために用いるMOSFET単電子検出器(電荷計)の動作速度向上に取り組んだ。具体的にはRF反射率を測定する手法を採用し、SPICE回路シミュレーションならびに実測によって、単電子レベルの電荷信号を10MHz程度の動作速度で検出できることを明らかにした。
単電子転送を利用した超低消費電力回路に関しては、転送デバイスと単電子検出器を集積化した回路を改善されたプロセスで作製し、基本動作確認の目処を立てた。
その他、集積回路プロセスから派生したシリコンプロセスで、ナノドットアレイ構成の単電子デバイスを作製し、全加算器などの多入力多出力回路やマルチドット・シングルゲートの単電子転送回路の基本動作を実験により確認した。
上記により、シリコン集積回路プロセスで単電子デバイスを構成する方法が明確化し、回路やシステムのプロトタイプ作製が容易になる結果、今後の単電子デバイスの研究が大きく加速される期待できる。
|
