| Research Abstract |
平成19年度では,VLSIブレインアーキテクチャに用いる3つの新しい機能コアユニットの研究に専念した.これらのユニットを,"winner読み出し及び認識決定ユニット","パターン学習ユニット",及び"パターン最適化ユニット"と名づけた.それぞれの機能コアユニットに対して,アルゴリズム開発,シミュレーションによるパフォーマンス評価,LSI集積アーキテクチャの開発,アナログ回路部の設計・開発とテストチップの回路とレイアウト設計の研究段階に分けて推進した.
研究の初期の段階では,各コアユニットの原理的機能の実現・検証に専念するため,比較的少ない数のパターン数(32と64パターン)を連想メモリに用いた.各研究段階においては,機能・回路シミュレーション並びに設計において,コンピュータを用いた大規模なシミュレーションを実施し,各コアユニットのアルゴリズム開発,回路設計とレイアウト設計を行った.
機能コアユニットを実現するために必要なアナログ回路設計において,信頼的な動作を得るために,LSI製造のばらつきを考慮し,それを解決する必要があることが解った.そこで回路設計を実施する際に,解決の方法としてOffset-Cancelingを検討し,機能コアユニットに適している回路を開発した.
このような結果を踏まえ,平成20年度の研究の焦点は,Offset-Cancelingを機能コアユニットに採用することと"特徴抽出ユニット"と"判断と動作決定ユニット"開発である.更に,開発する連想メモリベースのVLSIブレインの性能を評価するために,代表的なアプリケーションを選択する予定である.
|
