• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2008 Fiscal Year Annual Research Report

認識,学習と判断の機能を有する連想メモリベースVLSIブレインの研究

Research Project

Project/Area Number 19360163
Research InstitutionHiroshima University

Principal Investigator

MATTAUSCH Hans J.  Hiroshima University, ナノデバイス・バイオ融合科学研究所, 教授 (20291487)

Co-Investigator(Kenkyū-buntansha) 小出 哲士  広島大学, ナノデバイス・バイオ融合科学研究所, 准教授 (30243596)
Keywords連想メモリ / VLSIブレイン / 認識 / 学習 / 判断 / CMOS / アナログ回路
Research Abstract

平成20年度の研究の焦点は,"特徴抽出ユニット"と"判断と動作決定ユニット"についてであった.これらの2つユニットは連想メモリのコアのように汎用的ではなく,実際のアブリケーションに大変依存しており,入力データや出力データのタイプに大きく影響をうける.開発する連想メモリベースのVLSIブレインの性能を評価するために,代表的なアプリケーションとして,(ア)「動画中の動体識別及び追跡システム」と(イ)「手書き文字学習・認識システム」を選択し,詳細に検証した.
(ア)の場合,開発した"特徴抽出ユニット"は,動画像の入力信号から,それぞれの動体の中心,ピクセル数,高さ,フレーム間の動きベクトル等を抽出し,連想メモリの入力パターン構築のために利用する."判断と動作決定ユニット"の出力としては動作対象物の表示を入力動画情報に付け加えるようにする.(イ)のために開発した"特徴抽出ユニット"はそれぞれの手書き文字の正規化されたビットマップから連想メモリの入力パターンを構築する.(ア)と(イ)のために開発したアルゴリズムの有効性をシミュレーションで検証,かつVLSIアーキテクチャを作った。その後,VLSIアーキテクチャの一部のためにCMOS回路設計を行った.
本年度の2番目の目標は,プロジェクト初年度に設計されたCMOSテストチップの測定であった.測定により,基本的に正しいテストチップ動作確認が出来た.但し,利用したアナログ回路において,Winnerの参照パターンの大きい距離の場合,信頼的な動作を得られなかった.この問題を解決するために,距離を時間領域にマッピングする新しい連想メモリのVLSIアーキテクチャを開発し,コアユニットの新たなCMOSテストチップの設計を行った.設計したテストチップを平成21年度に測定で検証する予定がある.

  • Research Products

    (8 results)

All 2009 2008

All Journal Article (1 results) (of which Peer Reviewed: 1 results) Presentation (5 results) Patent(Industrial Property Rights) (2 results)

  • [Journal Article] Integration Architecture of Content Addressable Memory and Massive-Parallel Memory-Embedded SIMD Matrix for Versatile Multimedia Processor2008

    • Author(s)
      T.Kumaki
    • Journal Title

      IEICE Trans.on Electronics 79-4

      Pages: 1409-1418

    • Peer Reviewed
  • [Presentation] VLSI Design of a Handwritten-Character Learning and Recognition system based on Associative Memory2009

    • Author(s)
      S.Sakakibara
    • Organizer
      15th Workshop on Synthesis and System Integration of Mixed Information Technologies(SASIMI'2009)
    • Place of Presentation
      Okinawa, Japan
    • Year and Date
      2009-03-09
  • [Presentation] Grouping Method based on Feature Matching for Tracking and Recognition of Complex Objects2009

    • Author(s)
      N.Nagaoka
    • Organizer
      International Symposium on Intelligent Signal Processing and Communication Systems(ISPACS'2008)
    • Place of Presentation
      Bangkok, Thailand
    • Year and Date
      2009-02-09
  • [Presentation] Hardware Realization of Two-Stage Pattern Matching System using Fully-Parallel Associative Memories2008

    • Author(s)
      M.A.Abedin
    • Organizer
      5^<th> International Conference on Electrical and Computer Engineering(ICECE'2008)
    • Place of Presentation
      Dhaka, Bangladesh
    • Year and Date
      2008-12-20
  • [Presentation] 領域成長型画像分割アルゴリズムを用いた画像分割の精度改善2008

    • Author(s)
      菅原達也
    • Organizer
      平成20年度電気・情報関連学会中国支部第59回連合大会
    • Place of Presentation
      山口市, 日本
    • Year and Date
      2008-10-24
  • [Presentation] スケーリングによる連想メモリの性能向上とばらつき影響の評価2008

    • Author(s)
      今福渉
    • Organizer
      平成20年度電気・情報関連学会中国支部第59回連合大会
    • Place of Presentation
      山口市, 日本
    • Year and Date
      2008-10-24
  • [Patent(Industrial Property Rights)] 連想メモリ2008

    • Inventor(s)
      T.Koide
    • Industrial Property Rights Holder
      広島大学
    • Industrial Property Number
      PCT特許願、JP2008/002065
    • Filing Date
      2008-04-07
  • [Patent(Industrial Property Rights)] オフセット除去回路、それを備えた連想メモリおよびオフセット電圧の除去方法2008

    • Inventor(s)
      H.J.Mattausch
    • Industrial Property Rights Holder
      広島大学
    • Industrial Property Number
      PCT特許願、JP2008/002070
    • Filing Date
      2008-07-31

URL: 

Published: 2011-06-16   Modified: 2016-04-21  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi